Логические интегральные схемы на биполярных транзисторах

Базовый элемент ТТЛ (транзисторно-транзисторной логики) выполняет логическую операцию И-НЕ (см. рисунок 5.1). При низком уровне сигнала (логический 0) хотя бы на одном из входов многоэмиттерного транзистора (МЭТ), последний находится в состоянии насыщения, а VT₁ закрыт. На выходе схемы присутствует высокий уровень напряжения (логическая единица). При высоком уровне сигнала на всех входах МЭТ работает в активном инверсном режиме (эмиттерный переход смещен в обратном направлении, а коллекторный – в прямом), VT₁ находится в состоянии насыщения. На выходе схемы низкий уровень сигнала, т.е. ноль.

Схема ЭСЛ (эмиттерно-связанной логики) строится на основе интегрального дифференциального усилителя (ДУ) в ключевом режиме (токовый ключ), выполненного на двух транзисторах (см. рисунок 5.2), которые могут переключать ток и при этом никогда не входят в режим насыщения.

,

где К_у — коэффициент усиления усилителя.

На базу одного из транзисторов, например, VT_оп, подано некоторое постоянное опорное напряжение U_оп. . Изменение напряжения, подаваемого на вход U_ВХ ниже или выше U_оп приводит к перераспределению постоянного тока эмиттера Iэ, заданного токостабилизирующим резистором Rэ, между транзисторами VT₁ и VT_оп.

При этом транзисторы не входят в режим насыщения, и, следовательно, в ключе принципиально отсутствует интервал рассасывания их неосновных носителей.

При изменении , ток Iэ переключается и течет то через VT₁, то через VT_ОП, поэтому схема называется переключателем тока.

Функционально схема ЭСЛ состоит из трех узлов (см. Приложение В): токового переключателя, источника опорного напряжения и выходных эмиттерных повторителей.