Интегрально-инжекционная логика.

41. Основные параметры являются общими для всех существующих и возможных логических ИМС и позволяют сравнивать между собой микросхемы различных типов. Основными параметрами являются:

1. реализуемая логическая функция;

2. быстродействие;

3. коэффициент объединения по выходу (нагрузочная способность);

4. помехоустойчивость;

5. потребляемая мощность;

6. устойчивость против внешних воздействий;

7. степень интеграции, надежность.

Быстродействие ИС определяется средним временем задержки сигнала. Среднее время задержки определяется временем прохождения сигнала через одну микросхему в устройстве. При определении средней задержки в качестве границ временных интервалов обычно берут точки на фронтах, соответствующие половине перепада напряжения, или точки, соответствующие уровням 0,1 и 0,9 этого перепада

По среднему времени задержки ИС делятся на: сверхбыстродействующие tзад ср < 5 нс; быстродействующие 5 нс < tзад ср < 10 нс. среднего быстродействия 10 нс < tзад ср < 100нс; низкого быстродействия tзад ср > 100 нс.

Коэффициент объединения по входу – это максимальное число входов, которое может иметь логический элемент. С увеличением коэффициента объединения по входу расширяются логические возможности микросхемы за счет выполнения функции с большим числом э в на одном типовом элементе. Увеличение коэффициента объединения по входу ухудшает другие параметры микросхемы: быстродействие, помехоустойчивость, нагрузочную способность. Чаще всего коэффициент объединения по входу не превышает 8, что определяется ограниченным числом выводов ИС.

Коэффициент разветвления по выходу "n" (нагрузочная способность) определяется числом схем этой же серии, входы которых могут быть подключены к выходу данной схемы без нарушения ее работоспособности. Чем выше "n", тем шире логические возможности микросхемы и тем меньше число микросхем необходимо для построения сложного вычислительного устройства. Однако увеличение "n", т.е. увеличение числа нагрузок, ухудшает помехоустойчивость и быстродействие.

Помехоустойчивость Uп макс – наибольшее значение напряжения на входе микросхемы, при котором еще не происходит изменения уровней выходного напряжения. Помехоустойчивость определяется работоспособностью логического элемента при наличии различных помех, действующих на входе ИМС наряду с полезным сигналом. Помехи могут возникать как в самих логических схемах, так и наводиться от посторонних устройств. Помехи бывают статические и динамические. Под статическими понимают помехи, длительность которых значительно превышает длительность переходных процессов в логических элементах. К импульсной (динамической) помехе относятся кратковременные импульсы, длительность которых cоизмерима с длительностью переходных процессов в логических элементах. По статической помехоустойчивости логические элементы условно можно разделить на элементы: с низкой помехоустойчивостью Uп ст = 0,2…0,4 В; со средней помехоустойчивостью Uп ст = 0,4…0,8 В; с высокой помехоустойчивостью Uп ст > 0,8 В.

Импульсная помехоустойчивость всегда выше статической. Это вызвано тем, что при коротком импульсе помехи паразитные емкости в логическом элементе не успевают перезарядиться до пороговых уровней переключения микросхемы. По потребляемой мощности ИМС делятся на:

1.мощные 25 ≤ Рср ≤ 250 мВт (ЭСЛ-схемы);

2.средней мощности 3 ≤ Рср ≤ 25 мВт (ТТЛ-схемы); маломощные 0,3 ≤ Рср ≤ 3 мВт;

3.микромощные 1 ≤ Рср ≤ 300 мкВт (КМОП-схемы);

4.нановаттные Рср < 1 мкВт (интегральная инжекционная логика).

Потребляемая мощность зависит от напряжения источника питания Uип. Напряжение Uип должно соответствовать одному из значений стандартного ряда напряжений питания: 1,2; 1,6; 2,0; 2,4; 3,0; 4,0; 5,0; 6,3; 9,0; 12,6 В. Для цифровых микросхем на биполярных транзисторах типовые значения Uип составляют 2…5 В, для схем на МДП-транзисторах 5…9 В.

42.RS–ТРИГГЕР

Триггером называется устройство, имеющее два устойчивых состояния и способное под действием управляющих сигналов скачкообразно переходить из одного состояния в другое. Триггер имеет два устойчивых состояния 0 и 1 и два выхода: прямой Q и инверсный ‘Q’. Когда Q = 0 ‘Q’ = 1 триггер находится в нулевом состоянии, при Q = 1, ‘Q’ = 0 триггер – в единичном состоянии. Информационный вход, входной сигнал которого устанавливает триггер в единичное состояние, называют S–входом. Перевод триггера в нулевое состояние называют сбросом или гашением (reset), а соответствующий сигнал и вход обозначают R.

RS–ТРИГГЕР. Схема простейшего триггера получается на основе двух двухвходовых логических элементов ИЛИ–НЕ или И–НЕ. Устойчивое состояние обеспечивается за счет связи выхода каждого элемента с одним из входов другого. Свободные входы логических элементов служат для управления и называются информационными или логическими (R – сброс, S – установка).

Симметрия схемы не соответствует симметрии электрических режимов обоих логических элементов. Наличие соединения выходов устройства со входом создает условия, при которых один логический элемент будет закрыт, а другой – открыт, когда на обоих входах действует сигнал логического нуля R = S = 0. В связи с этим один выход называют прямым и обозначают буквой Q, а другой – инверсным и обозначают ‘Q’. Состояние триггера принято определять по сигналу на прямом выходе. При Q = 1 и ‘Q’ = 0 триггер находится в единичном состоянии, а в нулевом, когда Q = 0, а ‘Q’ = 1.

В зависимости от способа управления RS–триггеры бывают асинхронные и тактируемые. Асинхронный RS–триггер является простейшим триггером, в качестве самостоятельного устройства применяется редко, но является основой для построения более сложных триггеров.

На рис. 9.29 показаны структурные схемы асинхронного триггера на логических двухвходовых элементах ИЛИ–НЕ (рис. 9.29,а) и на двухвходовых элементах И–НЕ (рис. 9.29,в) и их обозначение на функциональных схемах (рис. 9.29,б,г) соответственно. Состояние триггеров под воздействием определенной комбинации входных сигналов приведены в таблицах функционирования (состояний) (табл. 9.2 и 9.3) и на временных диаграммах (рис. 9.29,д,е).

Рассмотрим принцип работы RS–триггера на логических элементах ИЛИ–НЕ с помощью таблицы состояний (табл. 9.2) и временных диаграмм (рис. 9.29,д). При подаче на оба управляющих входа нулевого сигнала R = S = 0 триггер сохраняет состояние, в котором он был в предыдущем такте, т.е. работает в режиме хранения информации, эта способность лежит в основе использования триггера, как элемента памяти. Предположим, что при такой комбинации информационных сигналов R = S = 0 значение сигнала на выходе Q = 0 (рис. 9.29,д). Этот нулевой сигнал поступает по цепи обратной связи на вход элемента D2, вызывая появление на выходе ‘Q’ единичного сигнала. В свою очередь единичный сигнал выхода ‘Q’, поступая на вход элемента D1, поддерживает вход т Q в нулевом состоянии.

Смена состояний триггера производится внешними сигналами и ее называют переключением, опрокидыванием или записью информации. Если на S подать логическую единицу, а на R вход – 0, то триггер переключается в единичное состояние Q = 1; ‘Q’ = 0, и этот режим называют установкой (записью) единицы. При R = 1 и S = 0 триггер переходит в нулевое состояние Q = 0; ‘Q’ = 1 (установка 0 или сброс триггера). При этом элементы триггера переключаются не одновременно, а последовательно, друг за другом.

Если одновременно подать переключающие сигналы на оба входа R = S = 1 на обоих выходах появятся логические нули Qn+1= Qn+1= 1, устройство утрачивает свойства триггера. Если теперь одновременно снять единицы со входов R и S, то оба элемента начнут переключаться в единичное состояние. Триггер равновероятно может принять любое из двух устойчивых состояний. Для разработчика устройства состояние триггера оказывается неопределенным и неуправляемым. Комбинация входных сигналов S = R = 1 для схемы триггера на элементах ИЛИ–НЕ является запрещенной, и в обычных условиях ее не используют. Комбинацию входов R = S = 1 допустимо применять, лишь когда обеспечено не одновременное, а строго поочередное снятие R– и S–сигналов.

RS–триггер, собранный на логических элементах И–НЕ (рис. 9.29,в, г), схемотехнически не отличается от триггера на элементах ИЛИ–НЕ, но закон функционирования имеет иной вид.