Проблемы повышения степени интеграции

Занятие 7. Большие интегральные схемы

Учебные, методические и воспитательные цели:

1. Изучить проблемы повышения степени интеграции, базовые матричные кристаллы.

2. Совершенствовать умение выделять главное для качественного конспектирования учебного материала.

3. Развивать инженерное мышление, формировать научное мировоззрение.

Время: 2 часа

План лекции:

Материальное обеспечение:

1. Набор БИС.

Литература:

1. К.С. Петров "Радиоматериалы, радиокомпоненты и электроника", с.431-433.

2. И.П.Степаненко, "Основы микроэлектроники", с.453-460.

3. В.А.Батушев, "ЭЭВТС", с.308-314.

Вводная часть

Тенденция к повышению степени интеграции наблюдалась с самого зарождения микроэлектроники. Сначала в каждом корпусе размещались отдельные интегральные логические элементы. Затем, увеличив количество выводов, стали размещать несколько интегральных логических элементов в одном корпусе. Это позволило сократить общее количество корпусов в аппаратуре, но не привело к какому-либо новому этапу в развитии ИС. Качественно новый этап начался лишь после того, как простые ИС, расположенные на одном кристалле, стали объединять в сложные функциональные комплексы путем металлической разводки – так же, как в самих ИС объединяются отдельные элементы. На этом этапе появились сначала средние, а затем большие интегральные схемы и сверхбольшие интегральные схемы. Можно сказать, что в основе БИС лежит интеграция простых ИС.

Использование БИС сопровождается резким улучшением всех основных показателей по сравнению с аналогичным функциональным комплексом, выполненных на отдельных ИС. Действительно, интеграция ИС на одном кристалле приводит к уменьшению количества корпусов, числа сборочных и монтажных операций, количества внешних – наименее надежных – соединений. Все это способствует уменьшению размеров, массы, стоимости и повышению надежности. Но при этом возникает ряд проблем, которые будут рассмотрены ниже.

ОСНОВНАЯ ЧАСТЬ

Проблемы повышения степени интеграции

Опыт разработки больших интегральных схем (БИС) выявил ряд общих проблем, которые ограничивают повышение степени интеграции и которые, следовательно, нужно так или иначе решать в процессе дальнейшего развития микроэлектроники.

Проблема теплоотвода. При заданных размерах элементов повышение степени интеграции может достигаться увеличением плотности компоновки, т.е. сближением элементов на кристалле. При этом неизбежно возрастает удельная мощность, рассеиваемая на единице площади. При современных конструкциях кремниевых ИС допустимая удельная мощность на кристалле без дополнительного теплоотвода не превышает 5 Вт/см². Значит, допустимая мощность для кристалла площадью 20 мм² составляет не более 1 Вт. При средней мощности 0,5 мВт, потребляемой одним интегральным логическим элементом, на указанном кристалле удастся разместить не более 2000 логических элементов.

Естественным путем для преодоления этого ограничения является использование микрорежима транзисторов и таких схем, которым микрорежим свойствен. Например, для того чтобы на той же площади 20 мм² разместить 10000 логических элементов нужно использовать элементы с потребляемой мощностью не более 0,1 мВт, т.е. на комплементарных транзисторах.

Конечно, может оказаться, что при данных размерах кристалла желательную степень интеграции нельзя осуществить ни на одном их имеющихся элементных базисов. Тогда приходится идти на увеличение площади ИС. В принципе этот путь открывает широкие возможности, но практически он тоже ограничен.

Ограничение накладывается неизбежными нарушениями структуры полупроводника на поверхности. А это будет означать негодность транзистора или отдельной интегральной схемы, соответственно негодной может оказаться и БИС в целом. Поэтому увеличение площади кристалла сопровождается увеличением процента брака и уменьшением процента выхода годных БИС.

Проблема межсоединений. Внутренняя структура БИС настолько сложна, что конструктор не может за разумное время спроектировать топологию (расположение ) элементов и рисунок оптимальных межсоединений. Для этого нужно сравнить тысячи вариантов, и это практически можно выполнить только при использовании систем автоматического проектирования.

Опыт показывает, что в большинстве БИС не удается расположить разводку межсоединений в одной плоскости без пересечений. Поэтому для БИС характерна многослойная разводка, расположенная обычно в двух или трех плоскостях. Изоляция слоев друг от друга и необходимые соединения между разводками разных слоев представляют собой особую технологическую проблему, специфичную для БИС.

Проблема контроля параметров. Электрический контроль параметров БИС до ее помещения в корпус осуществляется с помощью электрических зондов, прижимаемых к контактным площадкам, т.е. к будущим внешним выводам. Зонды представляют собой тонкие металлические проволочки, острие которых имеет диаметр 5-10 мкм. Зонды объединяются в зондовые головки – своего рода проволочные "щетки", в которых каждый зонд соприкасается с соответствующей контактной площадкой, имеющей размеры 100´100 мкм. Количество внешних выводов у БИС значительно больше, чем у простых ИС, в силу большей сложности выполняемых функций. Оно может составлять от десятков до нескольких сотен. Если для иллюстрации принять 50 выводов и учесть, что на каждом выводе может быть два значения выходной величины (0 или 1), то для полноценной проверки функционирования БИС (только в статике) потребуется »10¹⁵ измерений. При длительности каждого измерения 1мкс контроль одной БИС займет около 25 лет.

Следовательно, помимо автоматизации контроля, нужно упростить и его методику. По необходимости измерения должны быть выборочными: количество измерений, свидетельствующих о работоспособности БИС (с определенной вероятностью), обычно лежит в пределах 200-300.

Отбор контролируемых параметров, последовательность и правила (алгоритмы) их испытания, а также разработка соответствующей аппаратуры и программ (для использования ЭВМ) представляют нередко задачу, не менее сложную, чем проектирование самой БИС.

Физические ограничения на размеры элементов. В современных БИС размеры отдельных участков доходят до 2-5 мкм и имеется тенденция к дальнейшему уменьшению размеров. На этом пути, однако, возникают некоторые принципиальные ограничения.

Во-первых, с уменьшением площади начинает сказываться неравномерное распределение примеси в полупроводнике. Анализ показывает, что этот фактор становится существенным при размерах элементов менее 1мкм.

Во-вторых, с уменьшением линейных размеров возрастает роль технологических допусков. Так, если погрешность фотолитографии составляет ±0,2мкм, то при линейных размерах 5 мкм площади элементов будут различаться незначительно (на 20%), а при размерах 1 мкм – в 2,3 раза.

В-третьих, с уменьшением линейных размеров возрастают напряженности электрических полей в полупроводниковых слоях. При одном и том же напряжении U=0,2В напряженность поля в слое толщиной 5мкм сравнительно невелика (400В/см), а в слое толщиной 0,2мкм она составляет 10⁴В/см, т.е. превышает критическую напряженность. Соответственно полупроводниковый слой приобретает нелинейные свойства.

Таким образом, учитывая, что возможности обычной фотолитографии тоже лежат в пределах 0,7-1мкм, можно сказать что и физические и технологические аспекты делают область размеров менее 1мкм особой областью и позволяют говорить о "субмикронной микроэлектронике" как о самостоятельном научно-техническом и технологическом направлении.