КАТЕГОРИИ:
АстрономияБиологияГеографияДругие языкиДругоеИнформатикаИсторияКультураЛитератураЛогикаМатематикаМедицинаМеханикаОбразованиеОхрана трудаПедагогикаПолитикаПравоПсихологияРиторикаСоциологияСпортСтроительствоТехнологияФизикаФилософияФинансыХимияЧерчениеЭкологияЭкономикаЭлектроника
|
Синтез и исследование работы линейного дешифратора ⇐ ПредыдущаяСтр 2 из 2
Рис.5. Линейный дешифратор 2 - 4 Таблица 5 – Результаты исследования дешифратора 2-4
Линейный или одноступенчатый дешифратор.Дешифраторы-(декодер)-это кодирующие устройство преобразующие п-разрядний двоичный код унарный.
ФАЛ Шифратор – это функциональный узел кодирующие устройства преобразующей унарный 10-й позиционный 2-ий код. Особенности сигнал подается только на один строго определений вход.
Мультиплексор кодирующие устройство позволяющий передать информацию от нескольких источников в один приемник , при это адресс источника узакывается на адресной шине. Можна использовать для преобразования параллельного входа в последовательний.
Демультиплексор это кодирующие устройство позволяющий передать информацию от одного источника к нескольких приемниках, при этом адрес приемника указывается на адресней шине. Можна использовать в режиме дешифратора.
9. Комбинационные сумматоры: назначение, функциональная схема, УГО и принцип действия многоразрядного комбинационного сумматора. принцип действия параллельных комбинационных сумматоров
Комбинационный суматор предназначен для суммирования двух одноразрядных двоичных чисел.
ai и bi-входи слогания Si -выход суммы Pi -выход переноса в парный разряд S = a и b V a и b= a + b S = P V a и b P =a * b P =a * b
Многоразрядный комбинационный сумматор преднозначен для суммирования многоразрядных двоичных чисел представленных в последовательном коде. D-триггер в схеме преднозначен для запоминания сигнала переноса и учета его в следующем такте сложения . D-триггер в "0" или "1" производится подачей сигнала низкого активного уровня на вход Рi или S соответственно . сложение разрядов производится под воздействием сигнала Е=1 ,а запоминание сигнала переноса и учета его в следующем такте сложения производится при Е=0. Паралельный сумматор отличается от последовательного тем что суммирование производится одновременно по всем разрядам!
|