Краткая справка по теории

Лабораторная работа 9

ИССЛЕДОВАНИЕ КОМБИНАЦИОННЫХ УСТРОЙСТВ

Цель работы: закрепить знание основ теории цифровой электроники, закрепить начальные навыки применения библиотеки Logic Gates для решения задач синтеза и анализа логических схем.

Краткая справка по теории

Комбинационными называются логические устройства, выходные функции которых определяются входными логическими функциями в момент их воздействия. К комбинационным устройствам относятся шифраторы, дешифраторы, преобразователи кодов, мультиплексоры и демультиплексоры, сумматоры и компараторы.

Разрабатывать комбинационные устройства целесообразно в следующей последовательности:

– составляется таблица истинности;

– с помощью карты Карно находится минимизированное выражение логической функции;

– составляется логическая схема.

Шифраторы предназначены для преобразования цифровой информации из десятичной системы счисления в двоичную. Если цифры преобразуются в код 8-4-2-1, то шифратор имеет десять входов и четыре выхода. Его таблица истинности представлена в форме комбинированной таблицы 2.9.1.

Таблица 2.9.1 позволяет получить четыре функции в СДНФ

(2.9.1)

Имея функции (2.9.1) легко перейти к построению схемы шифратора.

Таблица 2.9.1.

Дешифраторы предназначены для преобразования цифровой информации из двоичной системы счисления в десятичную. В случае преобразования кода 8-4-2-1 в цифры дешифратор имеет четыре входа и десять выходов. Его таблица истинности отличается от таблицы 2.9.1только тем, что входы и выходы меняются местами. Для каждого из десяти выходов необходимо сформировать свою функцию с последующей минимизацией и составлением схемы.

Преобразователи кодов (ПК) предназначены для преобразования одного двоичного кода в другой, например, кода 8-4-2-1 в код семисегментного индикатора.

Обозначения сегментов индикатора и таблица истинности преобразователя приведены ниже. Принцип формирования логических функций, их минимизация и построение схемы ПК аналогичен принципу построения шифраторов и дешифраторов. При построении преобразователя цифр в код семисегментного индикатора номера кода 8-4-2-1от A до А для всех выходов должны принимать значения, равные 1.

Таблица истинности

Мультиплексоры и демультиплексоры образуют группу коммутаторов. Они служат для избирательного переключения сигналов (каналов). Мультиплексоры передают один из "n" входных сигналов на выход устройства. Номер выбранного входа задается адресными сигналами (рис. 2.9.1, а). Например, трехразрядный адресный сигнал может управлять переключением восьми входов.

Демультиплексор (рис. 2.9.1, б) передает входной (цифровой) сигнал на один из "n" выходов. Номер выхода задается адресными сигналами.

Сумматоры предназначены для выполнения арифметических действий с двоичными числами (сложения, вычитания, умножения и деления) и относятся к арифметическим устройствам. Арифметические устройства воспринимают переменные "0" и "1" как цифры и выполняет действия над ними по законам двоичной арифметики:

(2.9.2)

В (2.9.2) последнее действие предполагает, что "1" переносится в старший разряд.

Введем обозначения слагаемых (A, B), переноса (P), и суммы (S). Тогда таблица сложения одноразрядных двоичных чисел с учетом переноса в старший разряд выглядит следующим образом:

Отсюда видно, что для СКНФ ; для СДНФ ; для переноса P=A*B.

Логические схемы со входами A, B и выходами S, P для соответствующих формул имеют вид:

Приведенные логические устройства называются полусумматорами. Полный одноразрядный сумматор должен иметь три входа: A, B - слагаемые и P₀ - перенос из младшего разряда и два выхода - сумму S и перенос P.

В системе Electronics Workbench арифметические сумматоры представлены в поле Digital двумя базовыми устройствами: полусумматорами и полными сумматорами (Рис.2.9.3).

Элементы имеют следующие назначения выводов: А, В – входы слагаемых, S - результат суммирования, С₀ – выход переноса, С_i - вход переноса. Сумматор n-разрядных чисел создается на базе одного полусумматора и n-1 полных сумматоров. На рис. 2.9.4. приведена схема подключения полного сумматора к логическому преобразователю и трехразрядный сумматор.

Для исследования сумматоров удобно применять виртуальный (кодовый) генератор слов из поля . Внешний вид виртуального генератора слова и лицевая панель приведены на рис. 2.9.5. Генератор предназначен для генерации 16 разрядных двоичных слов.

Каждая комбинация заносится с помощью курсора и клавиатуры в левое поле лицевой панели. Номер редактируемой ячейки фиксируется в окошке EDIT блока ADRESS. Всего таких ячеек и следовательно, комбинаций – 2048. В процессе работы генератора, в блоке ADRESS, индицируется номер текущей ячейки (CURRENT), ячейки начала работы (INITIAL) и конечной ячейки (FINAL). Выдаваемые на 16 выходов (в нижней части генератора) кодовые комбинации индицируются в текстовом (ASCII) и двоичном коде (BINARY).

Сформированные слова выдаются на 16 расположенных в нижней части виртуального прибора клемм-индикаторов:

– в пошаговом (при нажатии кнопки STEP), циклическом (при нажатии кнопки CYCLE) или с выбранного слова до конца (при нажатии клавиши BURST) при заданной частоте посылок (установка – нажатиями кнопок в окнах FREQUENCY);

– при внутреннем (при нажатии кнопки INTERNAL) или внешнем запуске (при нажатии кнопки EXTERNAL по готовности данных (клемма DATA READY),;

– при запуске по переднему или заднему фронту.

На клемму CLK выдается выходной синхронизирующий импульс. К органам управления относится также кнопка BREAK POINT – прерывание работы генератора в указанной ячейке. При нажатии на кнопку PATTERN выпадает меню (рис. 2.9.6), где:

- Clear buffer – стереть содержимое буфера (содержимое буфера экрана);

- Open – загрузить кодовые комбинации (из файла с расширением .dp);

- Save – записать все набранные на экране комбинации в файл (.dp);

- Up counter - заполнить буфер экрана кодовыми комбинациями, начиная с 0 в нулевой ячейке и далее с прибавлением 1 в каждой последующей ячейке;

- Down counter – заполнить буфер кодовыми комбинациями, начиная с FFFF в нулевой ячейке и далее с уменьшением на 1 в каждой последующей ячейке;

- Shift right – заполнить каждые четыре ячейки комбинациями 1-2-4-8 со смещением их в следующих четырех ячейках вправо;

- Shift left – тоже самое, но со смещением влево.

Задание на лабораторную работу

1. Используя таблицу 2.9.1, логический базис 2-И, 2-ИЛИ составьте схему и проведите анализ работы шифратора 10-4.

2. Составьте схему и проведите анализ работы преобразователя кода 8-4-2-1 в код семисегментного индикатора.

3. Составьте схему и исследуйте работу четырехразрядного сумматора.

Методические указания

1.Для составления схемы шифратора 10-4 используйте таблицу 2.9.1 и формулы (2.9.1). В качестве источника сигналов используйте элемент «логическая единица из поля .Для индикации результата примените «пробник логического уровня» из поля или вольтметр постоянного тока. Формирование входных сигналов удобно выполнять ключами, управляемыми клавишей из поля . Возможный вариант решения задачи приведен на рис. 2.9.7.

Схему собственно шифратора объедените в субблок СD. Для этого необходимо выделить участок схемы рис 2.9.7, включающий логические элементы, их входы и выходы. Выбрать пункт Create Subcircuit в меню Circuit. На экране появится диалоговое окно, приведенное ниже на рисунке.

В строку Name нужно ввести имя субблока СD, затем нажать одну из четырех кнопок:

• скопировать из схемы (Сору from circuit);

• выделить из схемы (Move from circuit);

• заменить в схеме (Replace in circuit);

• отмена (Cancel).

При нажатии кнопки "Скопировать из схемы" схема остается без изменений, а в поле компонентов Custom появляется субблок с присвоенным ему именем.

Используя субблок СD соберите схему шифратора 10-4 по примеру рис.2.9.7, а. Сравните работу схем рис.2.9.7 и рис. 2.9.7, а.

В отчете приведите таблицу истинности, формулы, схемы и выводы о соответствии теории алгебры логики с результатами экспериманта.

2. Преобразователь кода 8-4-2-1 в код семисегментного индикатора должен иметь четыре входа (по числу разрядов кодовой комбинации) и семь выходов (по числу сегментов индикатора). Для формирования логических функций и схемы для каждого сегмента, используйте таблицу истинности ПК и логический преобразователь . Полученные фрагменты соедините в общую схему. Выходы шифратора соедините со входами индикатора. В качестве датчика входных кодовых комбинаций используйте субблок СД, сформированный в п.1. В результате всех действий получите схему, как на рис. 2.9.8.

В отчете приведите таблицу истинности, формулы, схему и выводы о целесообразности применения логического конвертора.

3. Исследуйте логическим преобразователем полусумматор и сумматор, представленные в. Составьте схему четырехразрядного сумматора из элементов поля Digital и исследуйте его работу. В качестве формирователя чисел используйте виртуальный генератор слов.

Для использования виртуального генератора слов:

– подключите его выходы ко входам сумматора (четыре первых разряда соответствуют первому слагаемому, четыре последующих разряда – второму слагаемому);

– в лицевую панель генератора вводите числа 0, 1, 11, 12, 13, 14, 15, 16, 17;

– запустите генератор слов в режиме Step.

Для регистрации результата примените дешифрующий семисегментный индикатор в сочетании с пробниками логического уровня.

Вариант схемы для исследования четырехразрядного сумматора приведен на рис. 2.9.9.

В отчете приведите результаты исследования полусумматора и сумматора, схему четырехразрядного сумматора, результаты его исследования, и выводы.

Вопросы

1. Приведите определение комбинационных устройств и алгоритм их построения.

2. Составьте выражения для выходных булевых функций Q₁ ÷ Q₄ шифратора цифр в код 8-4-2-1, если управляющим сигналом является “0”.

3. Составьте таблицу истинности и выражения для выходных булевых функций F₆ и F₉ преобразователя кода 8-4-2-1 в код семисегментного индикатора цифр. Сегменты индикатора обозначить в соответствии с предлагаемой схемой.

4. Что такое мультиплексор, каково его назначение?

5. Что такое демультиплексор, для решения каких задач его можно применить?

6. Чем отличается полусумматор от полного сумматора.

7. Приведите структуру полного сумматора.

1. Объясните предназначение виртуального генератора слов.

2. Перечислите основные функции генератора слов.

3. Объясните, почему выбраны числа 0, 1, 11, 12, 13, 14, 15, 16, 17 для анализа работы сумматора.