Программируемые логические интегральные матрицы

Микропроцессор является универсальным средством обработки информации и цифрового управления. На его основе можно реализовать практически сколь угодно сложную логическую схему. Однако быстродействие такой схемы будет невысоким из-за процедур чтения программы, пересылки результатов в память данных. Гораздо бóльшим быстродействием обладала бы специальная комбинационная схема. Однако разработка специализированных комбинационных схем с небольшим выпуском будет экономически неприемлемой. Оптимальным решением стала разработка универсальных микросхем высокой степени интеграции, содержащих наборы логических элементов, позволяющих при их определенной комбинации реализовать требуемую логическую функцию. Возможный спектр таких функций, потенциально заложенных в микросхему, достаточно широк. Требуемая коммутация осуществляется операцией программирования, которая по аналогии с ПЗУ достигается прожигом перемычек. Такие устройства получили название программируемых логических интегральных схем (ПЛИС).

По структурной организации ПЛИС можно разделить на следующие виды:

1. ПЛМ (PLA) – программируемые логические матрицы; содержат программируемые матрицы И и ИЛИ.

2. ПЛМ (PAL) – программируемая матричная логика; в состав входят программируемая матрица И и фиксированная матрица ИЛИ.

3. БМК (ВМ) (GA) – базовые матричные кристаллы или вентильные матрицы; составлены из набора несоединенных логических элементов.

4. ПВМ (FPGA) – программируемые вентильные матрицы; содержат логические блоки и программируемые матрицы соединений.

5. ПКМБ (CPLD) – программируемые коммутируемые матричные блоки. В состав входят несколько блоков ПМЛ, объединенных коммутирующей матрицей.

6. ПЛИС программируемой логики смешанной архитектуры и типа «Система на кристалле».

В основу организации ПЛМ и ПМЛ положена возможность реализации логического устройства описываемого системой логических функций. Известно, что число комбинаций n-аргументов равно N = 2ⁿ, а число функций M = 2^N.

Алгебраическое выражение функции, отыскиваемое по условиям её истинности (F = 1), записывается в виде дизъюнкции элементарных конъюнкций, соответствующих каждой единице функции.

Для того чтобы реализовать такую систему, необходимо два блока: в одном формируются конъюнкции аргументов, а в другом их дизъюнкции. Базовая структура программируемой логической матрицы приведена на рис. 8.7.

Рис. 8.7. Базовая структура ПМЛ

Аргументы (x) через входной блок (Б_вх), который состоит из буферных каскадов, с помощью которых формируются парафазные сигналы, поступают на входы элементов И (матрица М1), и в матрице М1 образуется L-термов. (Под термом понимаются конъюнкции, связывающие входные переменные и их инверсии). Число формируемых термов равно числу выходов матрицы И. Термы подаются на входы матрицы ИЛИ, вырабатывающей выходные функции, которые через блок выходных буферов поступают на выход. Выходные буфера обеспечивают необходимую нагрузочную способность, возможность инверсии и т. д. Основными параметрами ПЛМ (ПМЛ) являются: число входов n, число выходов M и число термов t. На рис. 8.8 приведен фрагмент принципиальной схемы ПЛМ, на которой условно показаны соединения строк и столбцов в матрицах И и ИЛИ.

Рис. 8.8. Фрагмент принципиальной схемы ПЛМ

На выходах F будут суммы произведений имеющихся на линиях конъюнкций. При программировании пережигаются соотвествующие перемычки и получают необходимые логические функции. На практике используют упрощенное изображение ПЛИС, в котором многовходовые элементы И и ИЛИ условно изображаются одновходовыми. Реальное число входов такого элемента равно числу пересечений его единственной линии входа с линиями входных переменных. Фрагмент такой схемы ПЛМ приведен на рис. 8.9.

Рис. 8.9. Упрощенное изображение фрагмента ПЛМ

Программируемая матричная логика (ПМЛ) имеет такую же структуру; отличие от ПЛМ состоит в том, что в ПЛМ осуществляется программирование обеих матриц (И, ИЛИ), а в ПМЛ программируется только матрица И, матрица ИЛИ фиксирована. Это снижает функциональную возможность ПМЛ, часто требует предварительной минимизации реализуемой логической функции. Достоинством является упрощение программирования, уменьшение времени распространения сигнала.

Большую степень интеграции и функциональных возможностей имеют базовые матричные кристаллы (БМК). На их основе создают полузаказные большие интегральные схемы (СБИС).

В центральной части БМК размещается матрица логических элементов – базовые ячейки (БЯ) и каналы для трассировки (см. рис. 8.10.) Базовые ячейки не обязательно должны быть строго однородные. По периферии кристалла расположены вспомогательные элементы, из которых могут быть созданы входные и выходные каскады, обеспечивающие согласование входных и выходных характеристик БИС с другими микросхемами. В зависимости от конфигурации базовых ячеек БМК подразделяют на цифровые, аналоговые и цифро-аналоговые.

Рис. 8.10. Структура внутренней области БМК:

1 – каналы для трассировки

Программируемые вентильные матрицы (ПВМ, FPGA) являются продолжением БМК. В их внутренней области размещаются идентичные конфигурируемые логические блоки (КЛБ) и трассировочные каналы. КЛБ могут состоять:

1) из транзисторных пар, простых логических вентилей (И-НЕ, ИЛИ-НЕ);

2) логических модулей на основе мультиплексоров;

3) логических модулей на основе программируемых ПЗУ.

В ПВМ в качестве межсоединений используются:

· перемычки;

· МНОП-, ЛИЗМОП-транзисторы;

· ключевые транзисторы, управляемые триггером памяти конфигурации.

В первом случае возможно лишь однократное программирование. Во втором и третьем имеется возможность перепрограммирования.

ПВМ относятся к полностью готовым интегральным схемам, которые программируются пользователем.

Дальнейшим развитием ПЛИС явились системы комбинированной архитектуры, объединяющие возможности рассмотренных ранее. Такие СБИС, кроме различных логических блоков, элементов ввода – вывода, содержат встроенные блоки памяти.

Рост уровня интеграции дал возможность разместить на кристалле схемы, сложность которых соответствует целым системам, – отсюда название «Система на кристалле».