Сведения из теории. В ЭВМ, цифровых измерительных приборах и других цифровых устройствах широко применяются логические элементы (ЛЭ)

В ЭВМ, цифровых измерительных приборах и других цифровых устройствах широко применяются логические элементы (ЛЭ). Каждый ЛЭ выполняет вполне определенную логическую операцию над цифровой информацией. ЛЭ создают на базе электронных устройств, работающих в ключевом режиме. Ключевой режим характеризуется двумя состояниями ключа: включено — отключено. Поэтому любую информацию необходимо преобразовать в цифровой двоичный код, при котором цифра каждого разряда принимает только два значения: 0 (логический нуль) и 1 (логическая единица). Это соответствует двум состояниям ключа.

Для описания логических операций используется математический аппарат, получивший название алгебры логики, или булевой алгебры в честь его создателя — ирландского ученого Джорджа Буля. Алгебра логики изучает взаимосвязь между простыми высказываниями, образующими сложные высказывания. Исходя из булевой алгебры простое высказывание может иметь только два значения — истинное (true) или ложное (false). Одно из этих значений принимается за единицу, второе — за нуль. Уровень выходного напряжения ЛЭ зависит от уровня входного (или нескольких входных) напряжения. Эта связь отображается формулой и таблицей состояний, или таблицей истинности.

Логические операции преобразуют по определенным правилам входную информацию, обозначаемую символами Х₁, Х₂, Х_3, ..., Х_n, в выходную, которую обозначим буквой F. Условные обозначения основных логических элементов показаны на рисунке 10.1, таблица истинности приведена в таблице 10.1 для двух значений входных сигналов — Х₁ и Х₂.

а)	б)	в)

Рисунок 10.1 — Графические обозначения основных логических элементов (операций):
а — элемент «И», б — элемент «ИЛИ», в — элемент «НЕ»

Рассмотрим основные логические операции.

1. Логическое умножение (конъюнкция), или операция «И», обозначается в формулах булевой алгебры знаками «*» или «^». Символически операция записывается выражениями:

F = Х₁ * Х₂ * Х₃ * … * Х_n или F = Х₁ ^ Х₂ ^ Х₃ ^… ^ Х_n.

F = Х₁ + Х₂ + Х₃ + … + Х_n; F = Х₁ Х₂ Х₃ … Х_n.

Логика срабатывания этой операции состоит в том, что на выходе ЛЭ «ИЛИ» будет сигнал «1» в том случае, если на его входы или Х₁, или Х₂, или Х₃ и т.д.поступит хотя бы один сигнал «1» из всех предусмотренных. Другими словами, сложное высказывание будет истинным (truе), если истинно хотя бы одно из простых высказываний, и ложным (false), если ложны (false) все простые высказывания. Графическое обозначение операции — рисунок 10.1, б.

3. Логическое отрицание (инверсия), или «НЕ», обозначается чертой над входной (входными) переменной. Символически записывается:

.

На схемах условное обозначение этой логической операции — кружочек на выходе прямоугольника (рисунок 10.1, в). Смысл этой операции состоит в том, что на выходе этого ЛЭ сигнал будет лишь в том случае, если на входе сигнала нет. Если на входе есть сигнал, то на выходе он отсутствует. Это простое отрицание, которое используется сравнительно редко.

Гораздо чаще используется операция «НЕ» в сочетании с операциями «И» или «ИЛИ». Рассмотрим такие составные операции.

4. Отрицание логического умножения, или операция «И-НЕ». Графическое обозначение операции — рисунок 10.2, а. Символически операция записывается выражениями:

Или .

Логика срабатывания операции «И-НЕ» заключается в том, что сигнал на выходе этого ЛЭ будет в том случае, если отсутствует сигнал хотя бы на одном входе. Эта операция известна также под названием «штрих Шеффера», образует сложное высказывание из простых по следующему правилу: сложное высказывание истинно, если ложно хотя бы одно из простых высказываний, и ложно, если все простые высказывания истинны (см. таблицу 10.1).

На входы ЛЭ при любой логической операции подается вполне определенное количество входных сигналов, поэтому и в символике записи это находит отражение. Например, если на входы подаются два сигнала, то получим «2И-НЕ», если три сигнала, то «3И-НЕ», или символьно:

, соответственно и так далее.

5. Отрицание логического сложения, или операция «ИЛИ-НЕ». Графическое обозначение операции — рисунок 10.2, б. Символически операция записывается выражениями:

или

, соответственно и так далее.

а)	б)

Рисунок 10.2 — Графические обозначения составных логических элементов (операций):
а — элемент «И-НЕ»; б — элемент «ИЛИ-НЕ»

Таблица 10.1

В зависимости от вида используемых сигналов ЛЭ подразделяют на потенциальные, в которых «0» (false) или «1» (true) задаются двумя различными уровнями постоянного напряжения. Низкий уровень напряжения соответствует «0», высокий — «1». Также ЛЭ бывают импульсными, в которых «0» означает отсутствие импульса, а «1» соответствует наличию импульса. Наибольшее распространение получили потенциальные ЛЭ.

ЛЭ выполняются чаще всего на основе интегральных микросхем (ИМС) определенной серии, например К155.

В данной лабораторной работе исследуются логические элементы
«2И-НЕ»(К155ЛАЗ) и «2ИЛИ-НЕ» (К155ЛЕI), условные обозначения которых показаны на рисунке 10.2, а и б соответственно.

На основе этих базовых ЛЭ могут быть созданы комбинационные логические устройства, выполняющие операции любой сложности. В комбинационных устройствах сигнал на выходе F определяется комбинацией входных сигналов Х₁, Х₂, Х₃, … .

Пусть требуется создать комбинационную схему с тремя входами Х₁, Х₂, Х₃ и одним выходом F. Высокий уровень напряжения на выходе должен появляться только при высоких уровнях на входах Х₁ и Х₂, т.е. F = 1 при Х₁ = Х₂ = 1 и Х₃ = 0.

Любую комбинационную схему можно составить путем подбора элементов. В данном случае, если использовать ЛЭ с двумя входами, а именно «2И-НЕ» и «2ИЛИ-НЕ», то она будет содержать не менее четырех входов. Три входа необходимы для входных величин Х₁, Х₂, Х₃ и один вход можно использовать для связи между ЛЭ.

Так как схема должна реагировать на появление одинаковых высоких уровней (или импульсов) Х₁ и Х₂, то эти входы следует объединить ЛЭ «2И-НЕ». На его выходе получим низкий уровень при наличии Х₁ = Х₂ = 1.

Следовательно, второй ЛЭ должен давать на выходе высокий потенциал F = 1 только при поступлении на его входы двух низких уровней, т.е. при отсутствии сигналов на его двух входах. Поэтому таким вторым элементом схемы является ЛЭ «2ИЛИ-НЕ» (рисунок 10.3).

Рисунок 10.3 — Простейшее комбинационное устройство на основе логических элементов

При большом числе входов такой метод подбора трудоёмок. Более рационально составление уравнения логической функции и последующая ее декомпозиция и оптимизация по правилам булевой алгебры, или алгебры логики. Для данного случая представление операции выразится формулой:

.

Чтобы разобраться, какие ЛЭ здесь необходимо взять, надо его

преобразовать, используя тождество . Оно означает, что двойное «НЕ» может означать «ДА». Кроме того, здесь надо применить формулы Моргана:

и

,

где — введенное обозначение.

Полученное выражение показывает, что, во-первых, нужен ЛЭ

«2ИЛИ-НЕ», чтобы выполнить операцию , во-вторых, нужен ЛЭ

«2И-НЕ», осуществляющий операцию в соответствии с .

Многие комбинационные устройства, встречающиеся в цифровой вычислительной технике (шифраторы, дешифраторы, сумматоры), представляют собой готовые ИМС. В данной работе используется четырехразрядный сумматор, выполненный на микросхеме К155ИМЗ, структурная схема которого показана на рисунке 10.4. Состоит он из четырех одноразрядных сумматоров SМ. Каждый одноразрядный сумматор имеет три входа: два входа А и В для ввода двух суммируемых чисел одного разряда и вход Р-перенос, на который поступает сигнал с выхода предыдущего разряда как результат сложения в нем чисел. На выходе S появляется сигнал, соответствующей сумме двух чисел двоичного кода, а на выходе Р— сигнал переноса, если в результате сложения получается двухзначное число. Например, необходимо сложить два двоичных четырехразрядных числа — А = 0101 (десятичное число 5) и В = 1001 (9). На входы сумматора поступят А₀ = 1 и В₀ = 1, в результате получится в двоичном коде 1 + 1 = 10 (в десятичном коде 2). Поэтому на выходе S₀ =0, а Р = 1. На входы второго сумматора поступят А₁ = 0, В₁ = 0, Р = 1. На выходе получится единица в этом разряде S₁ = 1 и Р = 0, т.е. в следующий разряд нуль переносится. На третьем сумматоре А₂ = 1, В₂ = 0 и Р = 0. В результате получится S₂ = 1, Р = 0 (см. таблицу 10.2).

Рисунок 10.3 — Схема четырехбитного сумматора

Таблица 10.2

Сумматор с большим числом разрядов объединяет несколько простых.