Компенсационные стабилизаторы напряжения

Компенсационные стабилизаторы напряжения в зависимости от места расположения регулирующего элемента (РЭ) разделяются на стабилизаторы с последовательным и параллельным включением РЭ. На рисунке представлена функциональная схема стабилизатора напряжения с последовательным РЭ.

Рисунок 9.1 Функциональная схема стабилизатора напряжения с последовательным РЭ.

Силовая цепь стабилизатора представляет из себя регулирующий элемент (РЭ) и нагрузку (R_H). За счет изменения падения напряжения на РЭ поддерживается постоянство напряжения на нагрузке U₂. Цепь отрицательной обратной связи по напряжению (ООС) включает в себя: делитель напряжения (ДН), усилитель постоянного тока (УПТ), источник эталонного напряжения (U_эт)- Напряжение обратной связи (U_oc) снимается с нижнего плеча ДН (R_Д2) и подается на вход УПТ, где происходит сравнение Uoc и Uэт. В УПТ усиливается разностное напряжение (сигнал ошибки U = Uoc - Uэт), что приводит к изменению тока управления (1_У) и изменению падения напряжения на РЭ (∆U_РЭ). Напряжение на выходе (U₂) при этом восстанавливается до своего первоначального значения. Например, при возрастании напряжения на входе (Ui) или уменьшении тока нагрузки происходит увеличение сигнала ошибки (U_ε), уменьшение тока управления (І_У) и увеличение напряжения на РЭ и восстановление напряжения на нагрузке.

Схема имеет более высокий КПД по сравнению со стабилизатором напряжения с параллельным РЭ. Недостатком схемы является невысокая надежность из- за возможных перегрузок РЭ по току.

Рассмотрим функциональную схему стабилизатора напряжения спараллельным РЭ:

Рисунок 9.2 Функциональная схема стабилизатора напряжения спараллельным РЭ

При возрастании входного напряжения U₁ в первоначальный момент времени увеличивается напряжение на нагрузке U₂ и, следовательно Uoc. Последнее приводит к возрастанию напряжения ошибки U_ε, тока управления Іу и потребляемого тока I₁. При этом увеличивается падение напряжения на балластном резисторе ∆U_R6 и напряжение в нагрузке восстанавливается, т.е. уменьшается.

Схема имеет невысокий КПД из-за потерь на балластном резисторе R_б, но более высокую надежность, т.к. так как силовой транзистор включен параллельно по отношению к нагрузке и не подвергается воздействию при коротких замыканиях.