ТТЛ схема и принцип работы со сложным инвертором

Схема ТТЛ со сложным осуществляет логическую операцию И-НЕ. При наличии на входах напряжения лог. «0» многоэмиттерный транзистор VT1 находится в режиме насыщения, а транзистор VT2 закрыт. Следовательно, закрыт и транзистор VT4, поскольку ток через резистор R4 не протекает и напряжение на базе VT4 U_бэ4="0". Транзистор VT3 открыт, так как его база подключена к источнику питания E через резистор R2. Сопротивление резистора R3 невелико, поэтому VT3 работает как эмиттерный повторитель. Через транзистор VT3 и открытый диод VD протекает ток нагрузки логического элемента и выходное напряжение, соответствующее уровню лог. «1», равно напряжению питания за минусом падения напряжения U_БЭ.нас, падения напряжения на открытом диоде U_д=U_БЭ.нас и небольшого падения напряжения на сопротивлении R₂ от тока базы VT2: U¹=E–2U_КЭ.нас – R₂I_Б2 =U_n–2U_БЭ.нас.

При увеличении напряжения на всех входах потенциал базы VT2 возрастает и при U_ВХ=U⁰_пор транзистор VT2 открывается, начинает протекать коллекторный ток I_K2 через резисторы R2 и R4. В результате базовый ток VT3 уменьшается, падение напряжения на нём увеличивается и выходное напряжение снижается. Пока на резисторе R4 падение напряжения U_R4<U_БЭ.нас транзистор VT4 закрыт. Когда U_ВХ=U¹_пор=2U_БЭ.нас–U_КЭ.нас открывается транзистор VT4. Дальнейшее увеличение входного напряжения приводит к насыщению VT2 и VT4 и переходу VT1 в инверсный режим. При этом потенциал точки «а» равен U_a=U_БЭ.нас+U_КЭ.нас, а точки «б» — U_б=U_КЭ.нас, следовательно, U_аб=U_а–U_б=U_БЭ.нас. Для отпирания транзистора VT3 и диода VD1 требуется U_аб≥2U_БЭ.нас. Так как это условие не выполняется, то VT3 и VD1 оказываются закрытыми и напряжение на входе схемы равно U_КЭ.нас=U⁰

Если хотя бы на одном из входов будет действовать лог.0, соответствующий эмиттерный переход будет открыт, и через него будет протекать ток по цепи от плюса ИП, через R1, база-эмиттер VT1, общий провод, минус ИП. В цепи коллектора VT1, а следовательно, и в цепи базы VT2 ток будет отсутствовать, VT2 будет находиться в режиме отсечки, ток через транзистор VT2, а значит, ток базы VT3 будут близки к нулю. Транзистор VT3 также будет находиться в режиме отсечки, и на выходе будет высокий уровень напряжения логической единицы. При этом напряжение на коллекторе VT2 и на базе VT4, будет максимальным, и VT4 будет находиться в полностью открытом состоянии.

При подаче на оба входа логических единиц оба эмиттерных перехода закрываются, и ток будет протекать по цепи от плюса ИП, через R1, переход база-коллектор VT1 на базу VT2. Транзистор VT2 перейдёт в режим насыщения. Ток через него, а следовательно, и ток базы VT4 будет максимальным, и транзистор VT3 перейдёт в режим насыщения. На выходе будет низкий уровень логического нуля. При этом напряжение на коллекторе VT2 и на базе VT4 будет близко к нулю и VT4 перейдёт в полностью закрытое состояние. Диод VD1 применяется для более надёжного запирания транзистора VT3.