TIMSKБиты OCIE2 TOIE2 TICIE1 OCIE1A OCIE1B TOIE1 OCIE0 TOIE0

Чтение/запись R/W R/W R/W R/W R/W R/W R/W R/W Начальное состояние 0 0 0 0 0 0 0 0

· Bits 0 - TOIE0: Timer/Counter0 Overflow Interrupt Enable – бит разрешения прерывания по переполнению таймера/счетчика 0.

Если бит установлен (лог. 1) и установлен бит I в регистре статуса, разрешено прерывание по переполнению таймера/счетчика 0. При возникновении переполнения таймера/счетчика 0 выполняется соответствующий вектор прерывания, а в регистре флагов выставляется флаг прерывания.

· Bits 1 - OCIE0: Timer/Counter0 Output Compare Match Interrupt Enable – бит разрешения прерывания по совпадению таймера/счетчика 0.

Если бит установлен и установлен бит I в регистре статуса, разрешено прерывание по совпадению таймера/счетчика 0. При совпадении содержимого таймера/счетчика 0 и регистра OCR0 выполняется соответствующий вектор прерывания, а в регистре флагов выставляется флаг прерывания.

· Bits 2 – TOIE1: Timer/Counter1 Overflow Interrupt Enable – бит разрешения прерывания по переполнению таймера/счетчика 1

Если бит установлен и установлен бит I в регистре статуса, разрешено прерывание по переполнению таймера/счетчика 1. При возникновении переполнения таймера/счетчика 1 выполняется соответствующий вектор прерывания, а в регистре флагов выставляется флаг прерывания.

· Bits 3 – OCIE1B: Timer/Counter1 Output Compare B Match Interrupt Enable – бит разрешения прерывания по совпадению B таймера/счетчика 1.

Если бит установлен и установлен бит I в регистре статуса, разрешено прерывание по совпадению B таймера/счетчика 1. При совпадении содержимого таймера/счетчика 1 и регистра OCR1B выполняется соответствующий вектор прерывания, а в регистре флагов выставляется флаг прерывания.

· Bits 4 - OCIE1A: Timer/Counter1 Output Compare A Match Interrupt Enable – бит разрешения прерывания по совпадению A таймера/счетчика 1.

Если бит установлен и установлен бит I в регистре статуса, разрешено прерывание по совпадению A таймера/счетчика 1. При совпадении содержимого таймера/счетчика 1 и регистра OCR1A выполняется соответствующий вектор прерывания, а в регистре флагов выставляется флаг прерывания.

· Bits 5 - TICIE1: Timer/Counter1, Input Capture Interrupt Enable – бит разрешения прерывания по входу захвата таймера/счетчика 1.

Если бит установлен и установлен бит I в регистре статуса, разрешено прерывание по входу захвата таймера/счетчика 1. Прерывание выполняется и устанавливается флаг по сигналу захвата на выводе ICP.

· Bits 6 – TOIE2: Timer/Counter2 Overflow Interrupt Enable – бит разрешения прерывания по переполнению таймера счетчика 2.

Если бит установлен и установлен бит I в регистре статуса, разрешено прерывание по переполнению таймера/счетчика 2. При возникновении переполнения таймера/счетчика 2 выполняется соответствующий вектор прерывания, а в регистре флагов выставляется флаг прерывания.

· Bits 7 – OCIE2: Timer/Counter2 Output Compare Match Interrupt Enable – бит разрешения прерывания по совпадению таймера/счетчика 2.

Если бит установлен и установлен бит I в регистре статуса, разрешено прерывание по совпадению таймера/счетчика 2. При совпадении содержимого таймера/счетчика 2 и регистра OCR2 выполняется соответствующий вектор прерывания, а в регистре флагов выставляется флаг прерывания.