Увеличение разрядности микросхем памяти. Структура памяти на основе блочной схемы.

Для реализации основной памяти большого объема (что актуально в современных вычислительных машинах) возникает необходимость объединения нескольких интегральных микросхем запоминающих устройств.

Рисунок 2 – Увеличение разрядности памяти

Увеличение разрядности ЗУ реализуется за счет объединения адресных входов объединяемых интегральных микросхем запоминающих устройств. Информационные входы и выходы микросхем являются входами и выходами модуля ЗУ увеличенной разрядности (рисунок 2). В общем случае основная память микропроцессорной системы всегда имеет блочную структуру, т.е. содержит несколько банков.

Рисунок 3 – Структура памяти на основе блочной схемы

Рассмотрим блочную структуру памяти на примере памяти емкостью 512 слов, построенной из четырех банков по 128 слов в каждом. Типовая структура памяти на основе блочной схемы показана на рисунке 3. Адресное пространство памяти разбито на группы последовательных адресов, и каждая такая группа обеспечивается отдельным банком памяти. Для обращения к основной памяти используется 9-разрядный адрес, семь младших разрядов которого (А6-А0) поступают параллельно на все банки памяти и выбирают в каждом из них одну ячейку. Два старших разряда адреса (А8, А7) содержат номер банка. Выбор банка обеспечивается либо с помощью дешифратора номера банка памяти, либо путем мультиплексирования информации (на рисунке 3 показаны оба варианта). В функциональном отношении такая основная память может рассматриваться как единое ЗУ, емкость которого равна суммарной емкости составляющих, а быстродействие - быстродействию отдельного банка.