Триггеры

Триггер – логическое устройство последовательного типа с двумя устойчивыми состояниями равновесия, предназначенного для записи и хранения информации.

В настоящее время существует множество триггерных схем. Для записи могут использоваться: статический запуск уровнями напряжения, запуск только одним положительным или отрицательным перепадом импульса, а также запуск полным тактовым импульсом, когда используется его фронт и срез.

Также триггеры бывают статическими и динамическими. Для первого типа присутствует сквозная передача сигнала с входа на выход. Так статический синхронный триггер реагирует на входные сигналы в течение всего времени, пока тактовый импульс равен единице. Однако, часто необходимо, чтобы передаваемая информация не передавалась непосредственно на выход, а появлялась там, когда входы триггера заперты. Такая ситуация реализуется в триггерах, работающих по принципу «ведущий-ведомый» или же в динамических триггерах, в которых входы блокируются в тот момент, когда считываемая информация передается на выход [2,6].

Далее рассматриваются только статические триггерные схемы.

1.2. Асинхронный RS-триггер.

На рис. 2 представлена схема RS-триггера, составленная из элементов ИЛИ-НЕ, и его таблица состояний. У триггера два статических входа управления и два выхода: инвертированный и неинвертированный. Входы называются R (reset-сброс) и S (set- установка), также их еще называют по-другому: clear-сброс и preset-предварительная установка соответственно.

Рис. 2 Таблица истинности и схема RS-триггера

RS-триггер также можно составить из элементов И-НЕ. Существенных отличий нет, меняются лишь логические уровни сигналов на входах для записи (см. таблицу состояний).

Рассмотрим работу асинхронного RS-триггера на элементах ИЛИ-НЕ. Если подать на оба входа напряжение низкого уровня, напряжение на выходах останется без изменений. Если же на входы подать логические единицы, то такие входные сигналы триггер зафиксировать не сможет. Действительно, в этом случае на инвертированном и неинвертированном выходах должны появиться логические нули. Но если питание на R и S строго одновременно отключить, триггер переключится в неопределенное состояние, т.е. не переключится однозначно.

Логические единицы одновременно подавать на входы RS-триггера на элементах ИЛИ- НЕ подавать нельзя, и логические нули – на входы триггера на элементах И-НЕ!

Этот недостаток RS-триггеров в последствии стал отправной точкой для дальнейшего развития триггеров.

Если же на входы подавать разноименные уровни сигналов, то на неинвертированном выходе будет такой же логический уровень, как и на S входе.

Таким образом, RS-триггер имеет два раздельных статических входа управления, чтобы можно было записывать и хранить один бит информации.

Вместе с тем триггерные ячейки – основа многих динамических устройств, главные из которых счетчики и регистры. В этих устройствах ранее записанная информация по специальному сигналу, называемому тактовым, следует передать на выход или перезаписать в следующую ячейку. Для этого у триггера должен быть тактовый вход, как например, у синхронного RS-триггера.

1.3. Синхронный RS-триггер (RST-триггер)

Часто необходимо, чтобы поступающие на вход сигналы передавались на выход в определенные моменты времени. Эти моменты задаются с помощью специального сигнала синхронизации.

Рис. 3 Таблица истинности и схема RSТ-триггера

При С=0 S ' = R' = 1 в триггере сохранится предыдущая комбинация (см. рис. 3). При С=1 S ' = R и R' = S , и эта схема будет работать, как RS-триггер.

Строго говоря, бит информации появится на выходах триггера в момент перепада тактового сигнала С.

Таблица состояний для RSТ-триггера, изображенного на рис.3, показывает, что если на R и S=0, то при любом значении сигнала С в триггере сохранится предыдущая информация. Комбинация сигналов, когда на обоих информационных входах логические единицы, запрещена.

Наиболее универсален JK-триггер.

1.4. JK-триггер

От RST-триггера JK-триггер отличается двумя обратными связями, устраняющими неопределенность в таблице состояний.

В таблице состояний на рис. 4 смотрятся значение напряжений в момент tn, а состояние выходов в момент tn+1 после прихода тактового импульса.

Рис. 4 Таблица истинности и схема JK-триггера

При J=K=0 состояние выходов не изменится, оно было таким как в момент установки t_n. Когда на входы подаем взаимно противоположные уровни сигналов, то JK-триггер устанавливается в такие же состояния, как и RSТ-триггер. При J=K=1 триггер меняет свое состояние на противоположное.

1.5. D-триггер

Рис. 5 Таблица истинности и схема D-триггера

Наиболее часто в импульсных устройствах применяются триггеры с одним входом данных, так называемые D-триггер.

Схема D-триггера схожа со схемой RST-триггера, отличие заключается в том, что входы R и S объединены. Неопределенность состояний пропадает за счет наличия инвертора между R и S входами, так как инвертор формирует на R сигнал противоположного уровня напряжения S входу.

На рис. 5 представлена схема D-триггера и его таблица состояний.

Рис. 6 Условное обозначение: а) RS-триггера; б) JK-триггера; в) D-триггера

Мы рассмотрели принцип работы и строение RS-, RST-, JK-, D-триггеров. Следует отметить, что понимание работы этих триггеров необходимо, поскольку они применяются не только как самостоятельные устройства (например, триггеры можно использовать как делители частоты на 2), но также являются основными элементами более сложных цифровых устройств, таких как например счетчики и регистры.

Необходимо также отметить, что один тип триггера можно взаимно преобразовать в другие виды триггерных схем [6].

На рис. 6 представлены условные обозначения разных типов триггеров.