Критерии выбора элементной базы

Критериями выбора элементной базы для реализации устройства являются:

· внешняя среда эксплуатации;

· критерий выбора семейства интегральных схем.

В зависимости от внешней среды эксплуатации выпускаются семейства интегральных схем для применения:

· в военной промышленности;

· автомобильной промышленности;

· общего назначения.

К критериям выбора семейства интегральных схем относятся:

· быстродействие;

· потребляемая мощность.

2.3.3 Содержание раздела пояснительной записки «Обоснование выбора элементной базы»

Раздел пояснительной записки «Обоснование выбора элементной базы» должен включать в себя:

1. Определение среды эксплуатации устройства, если она не задана по условиям курсового проекта;

2. Обоснование критерия выбора семейства интегральных схем (потребляемая мощность, быстродействие), если критерий не задан условием курсового проекта.

3. Краткое описание вида конструктивно-технологического исполнения (базовая схема, ее работа, основные параметры). Данные сведения приводятся из справочной литературы;

4. Обоснование выбора конкретных ИМС, определение количества ИМС для реализации модулей блоков устройства. УГО ИМС, таблицы истинности, параметры. Описание требуемого режима работы выбранной ИМС в составе блока и коммутации обеспечивающей этот режим.

Рассмотрим пример выбора элементной базы для реализации операционного блока устройства контроля значения параметра функциональная схема которого приведена на рисунке 2.3.2.

Критерием выбора семейства интегральных микросхем выбран критерий «потребляемая мощность». В зависимости от внешней среды эксплуатации выпускаются выбраны семейства интегральных схем общего применения.

В соответствии с этими критериями для реализации устройства будут использованы КМОП ИС.

Операционный блок (рисунок 2.3.2) обеспечивает:

· прием параметра (П) с блока ввода;

· хранение заданного значения порога (ПОР);

· сравнение параметра и порога;

· формирование признаков результата сравнения (Пц≤ПОР, Пц>ПОР) и передачу сформированных признаков в блок управления.

Разрядность обрабатываемых операционным блоком данных – 8.

Для реализации модуля хранения заданного значения порога (МХРПОР) используется 4-х разрядный статический параллельно-последовательный регистр CD4035 (отечественный аналог К561 ИР9) [2].

УГО микросхемы CD4035 [Партала О.Н. Цифровые КМОП микросхемы,справочник/О.Н. Партала. – СПб: Наука и техника, 2001] представлено на рисунке 2.12.

Рисунок 2.12 – УГО микросхемы CD4035 [2] 8 – общий; 16 – питание

Предельные значения параметров:

Таблица 2.4– Таблица истинности регистра CD4035

tn-1 (вход)	tn (выход)
CLOCK10	J	K	R	Qn-1	Qn
		X
		X
	X
				Qn-1	Qn-1
	X
	X	X		Qn-1	Qn-1
X	X	X		X

Х – состояние безразлично.

По входам Р/S и Т/С различают режимы:

· параллельная запись Р/S=1 положительным перепадом по входу CLOCK;

· последовательная запись Р/S=0 информация поступает на входы J и К;

· параллельное считывание;

· последовательное считывание.

При параллельном и последовательном считывании при Т/С=1 выходы в прямом коде, Т/С=0 выходы в инверсном коде.

Таблица 2.5 – Электрические параметры регистра CD4035 [2]

Таблица 2.6 – Временные характеристики при U_п = 5В.

Регистр CD4035 – 4-х разрядный. Для реализации модуля хранения порога (МХРПОР) требуется 2 ИМС.

Согласно функциональной схеме (рисунок 2.3.2) регистры должны работать в режиме параллельной записи порога ПОР, т.е. входы Р/S двух ИМС должны быть объединены и на них необходимо подать постоянный уровень логической 1.

Согласно заданию по курсовому проектированию допустимая верхняя граница (ПОР) изменения вводимого параметра задана жестко путем внешней коммутации и соответствует 101100102. Т.е. на входы Q1…Q4 ИМС необходимо подать постоянные уровни логической 1 и логического 0 с учетом веса разряда значения ПОР и веса разряда входов Qi ИМС.

Для обеспечения синхронной работа двух выбранных ИМС в режиме параллельной записи порога входы CLOCK необходимо объединить и подать на них управляющий сигнал «СОХРАНИТЬ ПОР» (блок 3 алгоритма работы устройства представленного на рисунке 2.2). Управляющий сигнал «СОХРАНИТЬ ПОР» должен иметь положительный уровень, т.к. запись осуществляется по положительному перепаду по входу CLOCK.

Входы ИМС RESET (обнуление) можно не использовать, т.к. при параллельной записи данные, которые были записаны в регистр ранее, заменяются на вновь вводимые. Т.к. входы RESET – прямые, то на них необходимо подать постоянный неактивный уровень логического 0.

Для реализации модуля сравнения параметра и порога (МСРПиПОР) используется 4-х разрядный компаратор CD4585 (отечественный аналог К561 ИП2) [2].

УГО микросхемы CD4035 [Партала О.Н. Цифровые КМОП микросхемы, справочник/О.Н. Партала. – СПб: Наука и техника, 2001] представлено на рисунке 2.13.

Выходной сигнал микросхемы появляется на одном из трех выходов (OUTPUT) А>В, А=В и А<В.

Предельные значения параметров:

Рисунок 2.13 – УГО микросхемы CD4585

Таблица 2.7 – Таблица истинности компаратора CD4585

Примечание: Х – состояние безразлично.

В таблице 2.4.5 приведены электрические параметры компаратора CD4585, в таблице 2.4.6 - временные характеристики при Uп = 5В.

Компаратор CD4585 – 4-х разрядный.

Т.к. модуль сравнения П и ПОР операционного блока (рисунок 2.3) обеспечивает сравнение 8 разрядных значений порога (ПОР) и параметра (П), то для его реализации необходимо две ИМС CD4585.

Таблица 2.8 – Электрические параметры компаратора CD4585

Таблица 2.9 – Временные характеристики при U_п = 5В.

Два компаратора должны быть включены каскадно (рисунок 2.14), согласно рекомендации справочной литературы [Партала О.Н. Цифровые КМОП микросхемы, справочник/О.Н. Партала. – СПб: Наука и техника, 2001].

На входы А и В ИМС компараторов (DD1 и DD2) необходимо подать значения Пц и ПОР соответственно с учетом веса разряда входов А и В ИМС и выходов ИМС регистров хранения параметра (Пц) и порога (ПОР).

На входы 4 и 5 компаратора DD1 осуществляющего сравнение младших 4-х разрядов значений Пц и ПОР подается значение Vss (общий), а на вход 6 значение Vdd – (питание). Выходы 12,3,13 компаратора DD1 соединяются соответственно со входами 5,6,4 компаратора DD2.

Рисунок 2.14 – Каскадное включение микросхем CD4585

На рисунке показан случай, когда в результате сравнения значение ПОР>П^ц. Т.е. на выходе А>B логическая 1, а на выходах A<B и A=B компаратора DD2 логический 0.

ПРИМЕЧАНИЕ. При курсовом проектировании на этапах разработки алгоритма работы устройства, схем Э3 и Э2, выбора элементной базы, студент пользуется логической моделью. При выполнении раздела пояснительной записки «Расчетная часть» студент применяет вторую и третью модели и если в результате расчетов требуется внести изменения в схему Э3 – вносит эти изменения.