КАТЕГОРИИ:
АстрономияБиологияГеографияДругие языкиДругоеИнформатикаИсторияКультураЛитератураЛогикаМатематикаМедицинаМеханикаОбразованиеОхрана трудаПедагогикаПолитикаПравоПсихологияРиторикаСоциологияСпортСтроительствоТехнологияФизикаФилософияФинансыХимияЧерчениеЭкологияЭкономикаЭлектроника
|
Типовые ситуации, возникшие при реализации конкретного блока и их решение
Типовыми ситуациями являются: 1. Наличие у используемых «элементов» «лишних» (неиспользуемых в данном схемотехническом решении) входов. Примером такой ситуации может быть ситуация, когда, например, D- триггер использован в режим работы по установочным входам, а входы D и C не используются. 2. Наличие в корпусах ИМС лишних «элементов». Примером такой ситуации может быть не только ситуация, когда ИМС содержит 4 ЛЭ 2-И, а в схемотехнических решениях используются только 2 ЛЭ, но и, например, ситуация, когда используется ИМС содержащая 2 триггера, а используется только 1. 3. Нехватка у имеющихся элементов необходимого числа входов. Такая ситуация может возникнуть при схемотехническом решении блока управления, когда необходимо обеспечить объединение, например, 16 управляющих сигналов последовательного ввода данных. 4. нехватка у имеющихся элементов нагрузочной способности. Вопрос о режиме «лишних» входов решается с учетом конкретного типа используемой схемотехнологии. Принципиально возможно поступить следующим образом: · не обращать внимание на «лишние» входы (т.е. оставить их разомкнутыми); · подсоединить их к задействованным входам; · подать на «лишние» входы некоторые константы. С точки зрения логических операций все три возможности правомерны (Рисунок 2.17).
Если учитывать особенности той или иной схемотехнологии, то выбор варианта действий становится определенным. Для КМОП и ТТЛ(Ш) неиспользуемые входы разомкнутыми не оставляют. Для КМОП это строгая рекомендация, т.к. у них очень велики входные сопротивления и, следовательно, на разомкнутые входы легко наводятся паразитные потенциалы, которые могут изменять работу схемы. Для ТТЛ(Ш) строгого запрета на оставление разомкнутых входов нет, но делать это незачем, т.к. вследствие этого пострадают параметры быстродействия элемента. Подсоединение «лишних» входов к задействованным для КМОП и ТТЛ(Ш) принципиально возможно, но нежелательно, т.к. оно приводит к увеличению нагрузки на источник сигнала, что также сопровождается уменьшением быстродействия источника сигнала. Таким образом для КМОП и ТТЛ(Ш) режим неиспользуемых входов – подсоединение их к константам (логическим единицам или нулям), не изменяющим работу схемы для задействованных входов. При этом уровни напряжения U1 и U0 для КМОП совпадают с уровнями Uп (напряжение питания) и «общий» соответственно, к которым и подключаются неиспользуемые входы. У элементов ТТЛ(Ш) уровень U1 на 1,5-2 В ниже Uп, поэтому для предотвращения пробоев неиспользуемые входы подключают к источнику питания Uп через резистор R . Величина резистора R определяется как R=Uп/I1вх. Примеры, иллюстрирующие перечисленные способы подключения неиспользуемых выводов ИМС показаны на рисунке 2.18.
Сигнал логической 1 может быть получен от элемента с инверсным выходом (выход 2С). При схемотехническом решении не обязательно выбирать по справочной литературе дополнительно ИМС, достаточно проанализировать всю схему Э3 и вполне возможно, что в используемых ИМС окажется лишний «элемент» имеющий инверсный выход (рисунок 2.19). Если для формирования уровня логической 1 используется мощный элемент, то он может иметь коэффициент разветвления до 30.
Если корпус ИМС использован при реализации схемы Э3 устройства, то все «элементы» имеющиеся в корпусе подключены к напряжению питания, которое является общим для всего корпуса. Если же мощности, потребляемые «элементами» в состоянии нуля (Р0пот) и единицы (Р1пот), не равны (определяются по справочной литературе), то неиспользуемый «элемент» необходимо вывести в состояние минимальной потребляемой мощности, подав на входы соответствующие константы (рисунок 2.20), которые обеспечивают требуемый логический уровень (0 или 1) на выходе элемента.
«Нехватка» у имеющихся элементов необходимого числа входов решается следующим образом: · для элементов И (рисунок 2.21) и ИЛИ (рисунок 2.22) для получения нужного числа входов берется несколько элементов, выходы которых объединяются далее элементом того же типа.
· для элементов И-НЕ, ИЛИ-НЕ, «наращивание» производится аналогичным методом, но в схеме появляются дополнит6ельные инверторы (рисунок 2.23).
|