Расчет среднего времени задержки распространения сигнала по схеме

На данном этапе курсового проектирования используется модель с временными задержками (рисунок 2.28), которая учитывает задержки срабатывания ЛЭ. Ее применение необходимо для схемотехнической разработки всех быстродействующих устройств и для проверки случая одновременного изменения нескольких входных сигналов.

	ЛЭ НЕ
	Модель с временными задержками
Рисунок 2.28 – Модель с временными задержками

В простейшей случае динамические свойства элемента отражаются введением в его выходную цепь элемента задержки сигнала на фиксированное время t₃ (Рисунок 2.29)

Рисунок 2.29 - Простейшая модель динамических свойств элемента

В силу простоты такая модель находит применение на практике, несмотря на то, что она является грубой и не учитывает ряд существенных факторов:

· технологического разброса задержек элементов;

· зависимости их от направления переключения элемента (из 0 в 1 или из 1 в 0);

· зависимости их от емкостной нагрузки, которая может быть резко выраженной, например, для элементов КМОП задержка пропорциональна емкости нагрузки.

Простейшая модель не учитывает также фильтрующих свойств реальных элементов, благодаря которым короткие входные импульсы, обладающие малой энергией, не способны вызвать переключение элемента.

Основными динамическими параметрами элемента являются задержка распространения сигнала t_зд.р при переключении и длительность положительного (нарастающего) и отрицательного (спадающего) фронтов t_ф выходного сигнала.

Задержка распространения сигнала при переходе выходного напряжения от «1» к «0» t¹⁰_{зд р} определяется как интервал времени между фронтами входного и выходного сигналов ЛЭ, измеренного по заданному уровню.

Задержка распространения сигнала при переходе выходного напряжения от «0» к «1» t⁰¹_{зд р} определяется как интервал времени между фронтами входного и выходного сигналов ЛЭ, измеренного по заданному уровню.

Задержки распространения (t¹⁰_зд.р , t⁰¹_зд.р ) измеряются как правило по уровню 0,5 (U^в_{вых пор}, U^н_{вых пор}).

Рис.2.31 - Входной и выходной сигналы неинвертирующего элемента

При расчете временной задержки последовательно включенных логических элементов используется средняя задержка распространения сигнала ЛЭ: τ _{зд р ср} = (t¹⁰_{зд р} + t⁰¹_{зд р})/2.

Модель с временными задержками предполагает расчет временных задержек элементов на пути прохождения сигналов. В результате этого расчета может выясниться, что требуется внесение изменений в схему.

Рассмотрим простейшую схему, состоящую из одинаковых ЛЭ, изображенную на рисунке 2.32.

Рисунок 2.32 – Простейшая схема, состоящая из одинаковых ЛЭ

Схема включает в себя одинаковые ЛЭ. Это означает, что они будут иметь одинаковые задержки распространения (t¹⁰_зд.р , t⁰¹_зд.р ).

При расчете временной задержки последовательно включенных логических элементов используется средняя задержка распространения сигнала ЛЭ:

Пусть, простейшая схема реализована на ЛЭ К155ЛА8 (ТТЛ). Пользуясь справочной литературой необходимо определить время задержки переключения элемента из состояние логической 1 в состояние логического 0 t¹⁰_зд.р ( не более 18 нс) и t⁰¹_зд.р время задержки переключения элемента из состояние логического 0 в состояние логической 1 (не более 60 нс).

Тогда средняя задержка распространения сигнала одного ЛЭ будет равна:

τ_{зд р ср}^ЛЭ = (t¹⁰_{зд р} + t⁰¹_{зд р})/2 = (18+60) /2 = 39 нс.

Рассмотрим цепочки последовательно включенных ЛЭ в схеме которые определяют сигнал на выходе схемы (F).

На вход 1 ЛЭ7 поступает сигнал, который формируется последовательно включенными ЛЭ1, ЛЭ2, ЛЭ4, ЛЭ6.

На вход 2 ЛЭ7 поступает сигнал, который формируется последовательно включенными ЛЭ3, ЛЭ5.

Следовательно основную задержку в схему вносит цепочка последовательно включенных элементов ко входу 1 ЛЭ7.

τ_{зд р ср общ}^сх_. = τ_{зд р ср}ЛЭ1+ τ_{зд р ср}ЛЭ2+ τ_{зд р ср}ЛЭ4+ τ_{зд р ср}ЛЭ6+ τ_{зд р ср}ЛЭ7 =

5*τ_{зд р ср}ЛЭ = 5*39нс = 195 нс.

Для схемы изображенной на рисунке 2.33 основную задержку в схему будет вносить цепочка следующих ЛЭ: ЛЭ1 (НЕ), ЛЭ4 (ЛЭ И на 3 входа), ЛЭ5 (ЛЭ НЕ), ЛЭ6 (ЛЭ ИЛИ на 2 входа.

Рисунок 2.33 – Простейшая схема, состоящая из разных ЛЭ

τ_{зд р ср общ.}^сх = τ_{зд р ср}ЛЭ1+ τ_{зд р ср}ЛЭ4+ τ_{зд р ср}ЛЭ5+ τ_{зд р ср}ЛЭ6

или

τ_{зд р ср общ.}^сх = 2*τ_{зд р ср}ЛЭ1+ τ_{зд р ср}ЛЭ4 + τ_{зд р ср}ЛЭ6.

Для корректной работы разрабатываемого устройства необходимо, чтобы импульсы, поступающие от генератора тактовых импульсов, имели длительность больше, чем средняя задержка распространения сигнала по схеме (τзд.р.срсх).

Для этого необходимо определить самую длинную цепочку последовательных элементов схемы, то есть совокупность элементов схемы, через которые последовательно проходят информационные сигналы, обрабатываемые схемой, после формирования конкретного управляющего сигнала.

Самая длинная цепочка определяется путем анализа работы схемы устройства между двумя управляющим сигналами поданными последовательно.

Если на уровне схемы Э3 разрабатывались не все блоки устройства, то анализ работы осуществляется только для представленных блоков.

При разработке схемы Э3 устройства может оказаться, что некоторые управляющие сигналы алгоритма отсутствуют на схеме. Например, алгоритм содержит сигнал «ВВОД Д» и сигнал «СОХРАНИТЬ Д», но используемая интегральная схема регистра обеспечивает сохранение данных сразу при вводе в регистр, поэтому сигнал «СОХРАНИТЬ Д» является лишним.

Анализ работы схемы осуществляется в следующей последовательности:

· определяется первый управляющий сигнал алгоритма присутствующий на схеме Э3 (обозначим как «сигнал 1»);

· определяется следующий управляющий сигнал по алгоритму присутствующий на схеме Э3 (обозначим как «сигнал 2»;

· определяется цепочка элементов (Ц1) стоящих между этими управляющими сигналами «сигнал 1» и «сигнал 2»;

· определяется средняя задержка распространения сигнала по цепочке элементов Ц1 (τ_{зд.р.ср.}ц1);

· по алгоритму определяется следующий сигнал (обозначим как «сигнал 3»), присутствующий на схеме Э3;

· определяется цепочка элементов (Ц2) расположенных между управляющими сигналами 2 и 3;

· определяется средняя задержка распространения сигнала по цепочке элементов Ц2 (τ_{зд.р.ср.}ц2).

Данный анализ осуществляется для совокупности всех сигналов присутствующих на Э3 в последовательности их формирования в соответствии с алгоритмом работы устройства.

Далее осуществляется сравнение полученных значений τ_{зд.р.ср.}цN, наибольшее значение и является τ_{зд.р.ср.}сх.

Расчет среднего времени задержки распространения сигнала через последовательно расположенные элементы конкретной цепочке (τ_зд.р.срц) осуществляется по формуле 15.

Расчет τ_зд.р.ср^эц осуществляется по формуле 15.