Типы выходных каскадов

1.1. Логический выход

Формируется 2 уровнями вых «И»: низкий И à высокий И.

Такой выход имеет большинство ЛЭ, используемых в комбинационных схемах.

Для обеспечения быстрого перезаряда Cн, подключаемого к выходному каскаду, и повышения быстродействия выходное сопротивление Rвых должно быть небольшим.

В ЛЭ ТТЛ/ТТЛШ к КМПОТЛ обеспечивают применением к выходной цепи 2х транзисторов, которые при любом направлении переключения находятся в активном режиме и работают противофазно.

Выходная цепь ЛЭ ТТЛ/ТТЛШ

Особенность:

1. Нельзя соединить параллельно, так как если ЛЭ формируют различные уровни Uвых, то в точке их соединения возникает неопределённость. При параллельном соединении в выходных цепях могут возникать перегрузки с последующим нарушением работоспособности ЛЭ.

2. При переключении ЛЭ из одного состояния в другое в течение некоторого времени оба транзистора открыты, что приводит к появлению в выходной цепи короткого импульса сквозного тока значительной величины.

1.2.Элементы с 3мя состояниями выхода (типа ТС)

Кроме логических состояний «0» и «1» имеется и третье состояние «отключено», при котором ток в выходной цепи пренебрежительно мал. Состояние обеспечивается переходом в закрытое состояние транзисторов схемы на рисунке к п.1.1.

Для этой цепи на элементе типа ТС подаётся специальный управляющий сигнал ОЕ (output enable). При сигнале ОЕ =1, элемент находится в состоянии логической операции. При ОЕ=0 – в состоянии «отключено».

Различают 4 типа буферных каскадов с третьим состоянием:

Выходы и управляющие входы буферов могут быть инвертирующими и не инвертирующими.

Применяются для управления передачи сигнала по тем или иным линиям.

Выходы типа ТС обозначаются или Z.

В отличие от логических выходов, выходы типа ТС можно соединять параллельно, при условии, что в каждый момент времени активным является только один из них. Из этого следует применение ТС в магистрально модульных, микропроцессорных и других системах, где многие источники информации поочередно используют одну и ту же линию связи.

1.3.Выход с открытым коллектором (обозначение ◊)

Элементы с ОК имеют в выходной цепи транзистор, управляемый предыдущей частью схемы элемента, коллектор которого не соединен с какими-либо цепями внутри микросхемы.

Выходная цепь цифрового элемента с открытым коллектором

Несколько выходов типа ОК можно соединять параллельно, подключая к источникам питания через общий резистор нагрузки.

Использование элементов с ОК для реализации монтажной логики (соединены параллельно)

Позволяет реализовать режим поочередной работы нескольких элементов на одну шину (аналогично ТС). При этом в качестве разрешенного входа может быть использован один из входов элемента. Для элемента И-НЕ (на рисунке) подав на вход à0 (один из), можно запретить работу элемента. При подаче 1, работа разрешена.

В случае если активными являются несколько элементов, подключенных к общей нагрузке, можно получить дополнительную логическую операцию – операция на монтажной логике.

U¹ на выходе схемы возникает только тогда, когда закрыты VTвых всех элементов, так как насыщение хотя бы одного их них снижает Uвых до U⁰.

U¹ на выходе в случае, когда все выходы, подключенные к общей нагрузке имеют 1чное состояние.

В свою очередь каждый из элементов, имеющий выход типа ЛК, реализует над входными переменными операцию И-НЕ. Следовательно, выходная функция определяется выражением:

Недостатком элементов с ОК является большая задержка переключения, так как перезаряд Cн осуществляется через внешний резистор R, сопротивление которого может быть слишком малым.

1.4.Выход с открытым эмиттером

Характерен для элементов ЭСЛ, в выходных каскадах которых (эмиттерный повторитель) отсутствует резистор эмиттерной нагрузки.

Несколько выходов с ОЭ так же можно соединять параллельно, подключая их к источникам питания через общие внешние резисторы эмиттерной нагрузки.

Соединяя прямые выходы нескольких элементов, получают единую дизъюнкцию входных элементов . Соединяя инверсные выходы, получают: .

Операция И-ИЛИ относительно инверсных значений входных элементов.

Если предусмотреть соединение F₁ и F₂, то получим .