Общие сведения. Логические элементы (ЛЭ) вместе с запоминающими элементами составляют основу вычислительных машин, цифровых измерительных приборов и устройств автоматики

Логические элементы (ЛЭ) вместе с запоминающими элементами составляют основу вычислительных машин, цифровых измерительных приборов и устройств автоматики. ЛЭ выполняют простейшие логические операции над цифровой информацией. Их создают на базе электронных устройств, работающих в ключевом режиме, который характеризуется двумя состояниями ключа: «Включено» – «Отключено». Поэтому цифровую информацию обычно представляют в двоичной форме, когда сигналы принимают только два значения: «0» (логический нуль) и «1» (логическая единица), соответствующие двум состояниям ключа.

Логическая операция преобразует по определенным правилам входную информацию в выходную. Основными логическими операциями являются:

1) логическое умножение (конъюнкция) или операция И, обозначаемая знаками “×” или Ù : F= x₁×x₂×x₃× ... x_n;

2) логическое сложение (дизъюнкция) или операция ИЛИ, обозначаемая знаками “+” или Ú : F = x₁ + x₂ + x₃ + … + x_n;

3) логическое отрицание (инверсия) или операция НЕ, обозначаемая чертой над переменной: F = .

Логические элементы, реализующие операцию И, называют элементами И. Выходной сигнал F элемента И равен единице, если на все его входы подан сигнал “1”. Обозначение элемента И и его таблица истинности показаны на рис. 6.1,а.

Логические элементы, реализующие операцию ИЛИ, называют элементами ИЛИ. Выходной сигнал его F равен единице, если хотя бы на один из входов подан сигнал “1”. Обозначение элемента ИЛИ и его таблица истинности показаны на рис. 6.1, б.

Логический элемент НЕ реализует операцию НЕ (инвертор). Обозначение элемента НЕ и таблица истинности показаны на рис. 6.1, в.

В зависимости от вида используемых сигналов ЛЭ подразделяют на потенциальные, в которых «0» или «1» задаются двумя различными уровня постоянного напряжения (низкий уровень напряжения соответствует «0», высокий уровень – «1») и импульсные, в которых значениям «0» или «1» соответствует отсутствие или наличие импульса. Наибольшее распространение получили потенциальные элементы. ЛЭ выполняется в виде интегральных микросхем (ИМС).

В данной работе исследуются логические элементы 2И-НЕ (ИМС КI55ЛА3) и 2ИЛИ-НЕ (ИМС КI55ЛЕ1). Условное обозначение и схемы реализации элемента 2И-НЕ показаны на рис. 6.2.

Операция И осуществляется многоэмиттерным транзистором VT1, который можно представить в виде трех диодов. Диоды VD1 и VD2 моделируют эмиттерно-базовые переходы, а VD3 – базово-коллекторный переход (рис. 6.2, в). Если хотя бы на один из входов VT1 подан низкий уровень напряжения (сигнал «0»), то соответствующий переход открыт (один из диодов VD1 – VD2). Через транзистор протекает ток I₁. Напряжение между базой и общей шиной
U = E – R₁I₁ недостаточно, чтобы открыть два последовательно включенных перехода (VD3 и переход база-эмиттер VT2). Транзистор VT2 закрыт, ток I₂ » 0 и U_вых » Е. Только при высоких уровнях напряжения (сигнал «1») на обоих входах VT1 все переходы эмиттер-база VT1 закрыты, и потенциал базы повышается, транзистор VT2 откроется и U_вых = Е – R₂I₂. Таким образом, VT2 выполняет роль инвертора. Сигнал «0» на выходе только при наличии сигналов «1» на всех входах, что соответствует операции И-НЕ.

Условное обозначение и схема элемента 2ИЛИ-НЕ приведены на рис. 6.3. Операцию логического сложения выполняют два параллельно включенных транзистора VT1 и VT2, которые управляют работой VT3, выполняющего роль инвертора. При подаче высокого

уровня на один из входов эмиттерный переход соответствующего транзистора закрывается. Напряжение между базой этого транзистора и общей шиной становится достаточным для того, чтобы открыть диод VD1(2) и эмиттерный переход VT3. Транзистор VT3 переходит в режим насыщения (открыт) и U_вых = 0. Только при низких уровнях на базах обоих транзисторов VT1 и VT2 открыты. Ток протекает через R1 и R2, за счет падения напряжения на этих резисторах потенциал базы VT3 близок к нулю и VT3 закрыт (U_вых » E).

На основе базовых логических элементов могут быть созданы логические устройства, выполняющие операции любой сложности. В комбинационных устройствах сигнал на выходе F определяется комбинацией входных сигналов x₁, x₂, ... .

Пусть требуется составить комбинационную схему с тремя входами x₁, x₂, x₃ и одним выходом F. Высокий уровень напряжения должен появляться на выходе только при наличии высоких уровней на двух входах, т.е. F = 1 при х₁ = х₂ = 1 и х₃ = 0. Такую схему можно составить путем подбора элементов. Если использовать элементы с двумя входами 2И-НЕ и 2ИЛИ-НЕ, то она будет содержать не менее двух элементов. Так как схема должна реагировать на одинаковые сигналы х₁ и х₂, то эти входы следует объединить элементом 2И-НЕ, на выходе которого появляется низкий уровень только при
х₁ = х₂ = 1. Второй элемент должен давать на выходе F = 1 при поступлении на его входы двух низких уровней. Таким элементом является элемент 2ИЛИ-НЕ. Полученная таким образом схема представлена на рис. 6.4.

При большом числе входов метод подбора трудоемок. Более
рационально составление уравнения логической функции и последующее преобразование по правилам алгебры логики. Для данного примера . Используя тождество и формулы де Моргана

и ,

эту функцию можно представить в виде суммы или произведения функций и , соответствующих элементам 2И-НЕ и 2ИЛИ-НЕ:

.

Полученному уравнению логической функции отвечает схема на рис. 6.4.

Многие комбинационные устройства, часто встречающиеся в цифровой технике (шифраторы, дешифраторы, сумматоры и др.), представляют собой готовые ИМС. В работе исследуется четырехразрядный сумматор, выполненный на микросхеме К155ИМ3. Его структурная схема показана на рис. 6.5. Он состоит из четырех одноразрядных двоичных сумматоров SM.

Одноразрядный сумматор имеет входы А и В для ввода двух суммируемых чисел одного разряда и вход Р, на который поступает сигнал с выхода Р предыдущего разряда – перенос. На выходе S появляется сигнал, соответствующий сумме, а на выходе Р – сигнал переноса, если в результате сложения получается двузначное число. Например, пусть складываются два двоичных четырехразрядных числа А = 0101 и В = 1001. На входы сумматора SM₀ поступают сигналы А₀ = 1 и В₀ = 1, результат сложения 1 + 1 = 10. На выходе S₀ появляется 0, и Р₀ = 1. На входы второго сумматора SM₁ поступает три числа А = 0, В = 0 и Р₀ = 1. На выходе S₁ = 1, Р₁ = 0 и т.д. Чтобы получить сумматор с большим числом разрядов, объединяют несколько более простых. Так, два сумматора К155ИМ3 позволяют складывать восьмиразрядные числа.