КАТЕГОРИИ:
АстрономияБиологияГеографияДругие языкиДругоеИнформатикаИсторияКультураЛитератураЛогикаМатематикаМедицинаМеханикаОбразованиеОхрана трудаПедагогикаПолитикаПравоПсихологияРиторикаСоциологияСпортСтроительствоТехнологияФизикаФилософияФинансыХимияЧерчениеЭкологияЭкономикаЭлектроника
Описание выводов микроконтроллера ATmega 162
| Обозначение | Номер вывода,DIP | Тип вывода | Описание |
| XTAL1 | I | Вход тактового генератора | |
| XTAL2 | O | Выход тактового генератора | |
| RESET(инв.) | I | Вход сброса | |
| Порт A.8-битный двунаправленный порт ввода/вывода с внутренними подтягивающими резисторами | |||
| PA0(AD0/PCINT0) | I/O | 0-й бит порта A 0-й бит мультиплексированной ША/ШД для внешнего ОЗУ Вход внешнего прерывания по изменению сигнала | |
| PA1(AD1/PCINT1) | I/O | 1-й бит порта A 1-й бит мультиплексированной ША/ШД для внешнего ОЗУ Вход внешнего прерывания по изменению сигнала | |
| PA2(AD2/PCINT2) | I/O | 2-й бит порта A 2-й бит мультиплексированной ША/ШД для внешнего ОЗУ Вход внешнего прерывания по изменению сигнала | |
| PA3(AD3/PCINT3) | I/O | 3-й бит порта A 3-й бит мультиплексированной ША/ШД для внешнего ОЗУ Вход внешнего прерывания по изменению сигнала | |
| PA4(AD4/PCINT4) | I/O | 4-й бит порта A 4-й бит мультиплексированной ША/ШД для внешнего ОЗУ Вход внешнего прерывания по изменению сигнала | |
| PA5(AD5/PCINT5) | I/O | 5-й бит порта A 5-й бит мультиплексированной ША/ШД для внешнего ОЗУ Вход внешнего прерывания по изменению сигнала | |
| PA6(AD6/PCINT6) | I/O | 6-й бит порта A 6-й бит мультиплексированной ША/ШД для внешнего ОЗУ Вход внешнего прерывания по изменению сигнала | |
| PA7(AD7/PCINT7) | I/O | 7-й бит порта A 7-й бит мультиплексированной ША/ШД для внешнего ОЗУ Вход внешнего прерывания по изменению сигнала | |
| Порт B.8-битный двунаправленный порт ввода/вывода с внутренними подтягивающими резисторами | |||
| PB0(T0/OC0) | I/O | 0-й бит порта B Вход внешнего тактового сигнала таймера/счётчика T0 Выход таймера/счётчикаТ0 | |
| PB1(T1/OC2) | I/O | 1-й бит порта B Вход внешнего тактового сигнала таймера/счётчика T1 Выход таймера/счётчикаТ2 | |
| PB2(AIN0/INT2) | I/O | 2-й бит порта B Неинвертирующий вход компаратора Вход UART1 | |
| PB3(AIN0/RXD1) | I/O | 3-й бит порта B Инвертирующий вход компаратора Выход UART1 | |
| PB4(SS(инв)/OC3B) | I/O | 4-й бит порта B Выбор Slave устройства на шине SPI Выход B таймера/счётчика Т3 | |
| PB5(MOSI) | I/O | 5-й бит порта B Выход(Master) или вход(Slave) данных модуля SPI | |
| PB6(MISO) | I/O | 6-й бит порта B Вход(Master) или выход(Slave) данных модуля SPI | |
| PB7(SCK) | I/O | 7-й бит порта B Выход(Master) или вход(Slave) тактового данных модуля SPI | |
| Порт C.8-битный двунаправленный порт ввода/вывода с внутренними подтягивающими резисторами | |||
| PC0(А8/PCINT8) | I/O | 0-й бит порта C 8-й бит ША для внешнего ОЗУ Вход внешнего прерывания по изменению сигнала | |
| PC1(А9/PCINT9) | I/O | 1-й бит порта C 9-й бит ША для внешнего ОЗУ Вход внешнего прерывания по изменению сигнала | |
| PC2(А10/PCINT10) | I/O | 2-й бит порта C 10-й бит ША для внешнего ОЗУ Вход внешнего прерывания по изменению сигнала | |
| PC3(А11/PCINT11) | I/O | 3-й бит порта C 11-й бит ША для внешнего ОЗУ Вход внешнего прерывания по изменению сигнала | |
| PC4(А12/TCK/PCINT8) | I/O | 4-й бит порта C 12-й бит ША для внешнего ОЗУ Тактовый сигнал JTAG Вход внешнего прерывания по изменению сигнала | |
| PC5(А13/TMS/PCINT13) | I/O | 5-й бит порта C 13-й бит ША для внешнего ОЗУ Выбор режима JTAG Вход внешнего прерывания по изменению сигнала | |
| PC6(А14/TDO/PCINT14) | I/O | 6-й бит порта C 14-й бит ША для внешнего ОЗУ Выход данных JTAG Вход внешнего прерывания по изменению сигнала | |
| PC7(А14/TDI/PCINT14) | I/O | 7-й бит порта C 15-й бит ША для внешнего ОЗУ Выход данных JTAG Вход внешнего прерывания по | |
| Порт D.8-битный двунаправленный порт ввода/вывода с внутренними подтягивающими резисторами | |||
| PD0(RXD0) | I/O | 0-й бит порта D Вход USART0 | |
| PD1(TXD0) | I/O | 1-й бит порта D Выход USART0 | |
| PD2(XCK1/INT0) | I/O | 2-й бит порта D Вход/выход внешнего тактового сигнала USART1 Вход внешнего прерывания | |
| PD3(ICP3/INT1) | I/O | 3-й бит порта D Вход захвата таймера/ счётчика Т3 Вход внешнего прерывания | |
| PD4(XCK0/OC3A/TOSC1) | I/O | 4-й бит порта D Вход/выход внешнего тактового сигнала USART0 Выход А таймера/ счётчика Т3 Вывод для подключения резонатора к таймеру/счётчику Т2 | |
| PD5(OC1A/TOSC2) | I/O | 5-й бит порта D Выход А таймера/ счётчика Т1 Вывод для подключения резонатора к таймеру/счётчику Т2 | |
| PD6(WR(инв)) | I/O | 6-й бит порта D Строб записи во внешнее ОЗУ | |
| PD7(RD(инв)) | I/O | 7-й бит порта D Строб чтения из внешнего ОЗУ | |
| Порт Е.3-битный двунаправленный порт ввода/вывода с внутренними подтягивающими резисторами | |||
| PE0(ICP1/INT2) | I/O | 0-й бит порта Е Вход захвата таймера/ счётчика Т1 | |
| PE1(ALE) | I/O | 1-й бит порта Е Строб адреса внешнего ОЗУ | |
| PE2(OC1B) | I/O | 2-й бит порта Е Выход B таймера/ счётчика Т1 | |
| VCC | P | Вывод источника питания | |
| GND | P | Общий вывод |
Список используемой литературы
1. А.В. Евстифеев. Микроконтроллеры AVR семейства Mega. Руководство пользователя. - М.: Издательский дом <<Додека – XXI>>,2007.
2. К. Бойт. Цифровая электроника. – М.: Техносфера, 2007.
3. Документация. http://www.alldatasheet.com
Дата добавления: 2014-12-30; просмотров: 333; Мы поможем в написании вашей работы!; Нарушение авторских прав |