Студопедия

КАТЕГОРИИ:

АвтомобилиАстрономияБиологияГеографияДом и садДругие языкиДругоеИнформатикаИсторияКультураЛитератураЛогикаМатематикаМедицинаМеталлургияМеханикаОбразованиеОхрана трудаПедагогикаПолитикаПравоПсихологияРелигияРиторикаСоциологияСпортСтроительствоТехнологияТуризмФизикаФилософияФинансыХимияЧерчениеЭкологияЭкономикаЭлектроника



Разработка последовательностного логического устройства (цифрового автомата), реализующего заданный алгоритм функционирования




Читайте также:
  1. A. осуществляет передачу данных устройствам компьютера.
  2. I.5.2) Разработка Свода Юстиниана.
  3. Алгоритм RSA
  4. Алгоритм виконання часткового технологічного процесу
  5. Алгоритм выборки сообщений из очереди потока
  6. Алгоритм выполнения манипуляции
  7. Алгоритм выполнения манипуляции
  8. Алгоритм выполнения манипуляции
  9. Алгоритм вычисления выражений в обратной польской записи
  10. Алгоритм Дейкстры

Рассмотрим пример синтеза последовательностного устройства, формирующего на выходе следующую последовательность кодов: 56, 92, 58, 72, 13, 87, 92.

1. Определим необходимое число состояний и требуемый объем памяти автомата, формирующего на выходе заданную последовательность выходных кодов. Согласно заданию на выходе устройства должно быть сформировано 6 чисел. При этом число 92 повторяется 2 раза. Поэтому на выходе формируется 6 различных чисел и .

Для определения числа требуемых триггеров воспользуемся выражением:

Итак, для реализации подсистемы памяти необходимо 3 триггера.

2. Преобразуем заданные коды к виду двоично-десятичных кодов. Результаты пре­образования сведены в таблицу 3.1.

Таблица 3.1 Двоично-десятичное представление выходных кодов.

Исходное число Старший разряд выходного числа Младший разряд выходного числа
Z7 Z6 Z5 Z4 Z3 Z2 Z1 Z0

3. Согласно полученной таблице для реализации заданной последовательности кодов необходимо использовать 8-ми разрядный код .

 
 

4. Обобщенная структурная схема проектируемого устройства имеет вид, показанный на рис. 3.1. Очевидно, что реализация проекта не требует использовать входной сигнал, т. е. имеем структуру автомата Мура.

5. Синтезируем граф переходов проектируемого устройства. Отметим, что для работы устройства необходимо 6 состояний в то время как при объеме памяти 3 триггера возможно формирование 8 состояний. Следовательно, 2 возможных состояния являются лишними и необходимо обеспечить работоспособность устройства при появлении на выходе этих лишних состояний (аварийный режим). Для этого надо предусмотреть принудительный выход из этих состояний. Примем, что при попадании устройства в лишнее состояние автомат должен вернуться к началу последовательности, при этом на выходе формируется нулевой код. Отвечающий сказанному граф переходов показан на рис. 3.2. В этом графе, в виду отсутствия входного сигнала, в числителе дроби, записанной над ребром графа, стоит прочерк.



 

Рис. 3.2. Граф переходов проектируемого устройства

 

6. Для реализации триггерной подсистемы выберем JK-триггер. Запишем таблицу переходов триггера данного типа.

Особенностью данной таблицы является наличие большого числа неопределенных сигналов, что, с большой степенью вероятности, позволит упростить реализацию комбинационной подсистемы автомата за счет получения не полностью определенной расширенной таблицы истинности. Таблица 3.2. Таблица переходов JK-триггера
Qn Qn+1 J K
-
-
-
-

 

На выборе типа триггера заканчивается проектирование подсистемы памяти. Она состоит из 3-х JK-триггеров. Сигнал ПОС Y, соответственно таблице переходов, является 6 разрядным ( ), по два управляющих сигнала на каждый триггер. Сигнал - трехразрядный.



7. Составим расширенную таблицу истинности, описывающую работу комбинационной подсистемы автомата. Для этого состояниям, указанным на графе переходов, присвоим следующие коды: S0 = 000; S1 = 001; S2 = 010; S3 = 011; S4 = 100; S5 = 101; S6 = 110; S7 = 111.

Таблица 3.3. Расширенная таблица истинности

Комбинационной подсистемы автомата.

 
- - -
- - -
- - -
- - -
- - -
- - -
- - -
- - -

 



8. Минимизацию ФАЛ комбинационной подсистемы выполним с использованием карт Вейча.

 

 

 

 

Критерием при выборе того или иного базиса являлось получения наиболее простых выражения, что предполагает получение наиболее простой схемной реализации устройства.

Рис. 3.3. Схема проектируемого автомата

 

11. Нарисуем временные диаграммы, поясняющие работу спроектированного устройства. Для этого на вход С подадим последовательность импульсов синхронизации, а на выходах триггеров подсистемы памяти зададим одно из возможных состояний S.

 

 

Рис 3.4. Временные диаграммы, поясняющие работу устройства

 

12. Выводы по заданию 3.

В результате выполнения работы определено число необходимых состояний и объем памяти цифрового автомата. Заданная последовательность выходных чисел преобразована к виду двоично-десятичного кода. Согласно составленной таблице определена разрядность входного кода устройства. Выбран тип триггера для реализации триггерной подсистемы цифрового автомата, особенностью его таблица переходов является наличие большого числа неопределенных сигналов, что, с большей вероятностью, позволяет упростить реализацию комбинационной подсистемы автомата за счет получения не полностью определенной расширенной таблицы истинности, описывающей поведение проектируемого цифрового автомата. Минимизация ФАЛ, описывающие алгоритмы работы комбинационной подсистемы устройства, выполнена с использованием карт Вейча. Полученные ФАЛ приведены к стандартному базису логических элементов. Составлена схема цифрового автомата. Построены временные диаграммы, поясняющие работу разработанного устройства.

 


Дата добавления: 2015-01-13; просмотров: 48; Нарушение авторских прав







lektsii.com - Лекции.Ком - 2014-2021 год. (0.013 сек.) Все материалы представленные на сайте исключительно с целью ознакомления читателями и не преследуют коммерческих целей или нарушение авторских прав
Главная страница Случайная страница Контакты