Сумматоры

Сумматоры предназначены для выполнения операции сложения многоразрядных чисел. Обычно числа представляются в прямом, дополнительном или обратном двоичном кодах, реже - в двоично-десятичном. Сумматоры могут быть накапливающего типа и комбинационного. Накапливающие сумматоры могут оперировать над несколькими (двумя и более) числами, подаваемыми на их входы в разное время, комбинационные оперируют только над двумя числами, подаваемыми одновременно.

На рис. 2.1 показано условное графическое обозначение комбинационного сумматора для двух трехразрядных чисел А{а₂, а₁, а₀} и B{b₂, b₁, b₀}.На выходах его формируется результат сложения S и сигнал переноса Р. Многоразрядные сумматоры строятся на основе одноразрядных сумматоров, связанных между собой цепями переноса. В зависимости от типа цепей переноса различают сумматоры с последовательным и ускоренным переносами.

Полусумматор. Простейшим суммирующим элементом является полусумматор (рис. 2.2). Он имеетдва входа для одноразрядных слагаемых аи bи два выхода: SM(сумма) и CR(перенос). Функциональное предназначение его отображает мнемоника HSM(half sum – полусумма), а работу – таблица истинности 2.1.

Таблица 2.1

Соответствующая таблице аналитическая запись работы в СДНФ имеет следующий вид:

(2.1)

(2.2)

Реализацию этих формул иллюстрирует рис. 2.3.

Если требуется построить полусумматор на других элементах, например И-ИЛИ-НЕ, необходимо исходные выражения преобразовать соответствующим образом:

Функциональная схема такого полусумматора приведена на рис. 2.4. Поскольку сумма С принимает значение 1, когда а b, операцию вида (2.1) называют еще операцией неравнозначности или «исключающее ИЛИ». Устройство, выполняющее только эту операцию, имеет самостоятельное графическое обозначение и, часто, конструктивное пополнение. Поэтому полусумматор можно представлять как объединение одноразрядного узла неравнозначности и формирователя сигнала переноса (рис. 2.5).

Одноразрядный сумматор. Полусумматор пригоден для использования только в младшем разряде многоразрядного сумматора. Для второго и последующих разрядов необходимы одноразрядные сумматоры с тремявходами (рис. 2.6): два для слагаемых одноименных разрядов а_i, b_iчисел А, В и один для сигнала переносаp_i-1 с предыдущего разряда.

Описание их работы приведено в табл. 2.2. Из нее следует, что функции выходов S_i и P_i в СДНФ имеют вид:

(2.3.)

(2.4)

Таблица 2.2.

Для построения сумматора по данным выражениям необходимо иметь семь элементов И на три входа, два элемента ИЛИ на четыре входа и три инвертора. Несколько экономичнее его реализация на двух полусумматорах. Структурную схему такого узла

можно получить, выразив формулы (2.3) и (2.4) через (2.1) и (2.2). Для этого достаточно сгруппировать средние и крайние члены формулы (2.3) и вынести за скобки общие сомножители:

Выражения в скобках есть сумма С_iчисел a_i, b_iи ее инверсия. Действительно,

(2.5)

Поэтому

(2.6)

Аналогичным образом преобразуется выражение 2.4.

(2.7)

В результате схема одноразрядного сумматора приобретает вид рис. 2.7. В нем первый полусумматор складывает два числа(a_i, b_i), принадлежащие iразряду, и обеспечивает получение их собственной суммы С_i и переноса П_i. Второй полусумматор складывает перенос с предыдущего разряда P_i-1 с суммой C_i. На его выходах формируется полная сумма S_iи вторая часть общего переноса П_2i(транзитная составляющая), которая совместно с П_1i на выходе ЛЭ ИЛИ образует общий перенос P_i. Еще один вариант построения одноразрядного сумматора представлен на рис. 2.8. Он получается в результате минимизации выражений (2.3) и (2.4) и приведения их к виду

Этот вариант более экономичен, так как требует наименьшего числа выходных каскадов, определяющих потребление мощности всем устройством. Поэтому ему отдается предпочтение при создании полных сумматоров в виде отдельных микросхем.

Многорязрядные сумматоры. Наиболее простым является сумматор с последовательным переносом (рис. 2.9). Он состоят из Одноразрядных сумматоров, число которых соответствует разрядности слагаемых А и Вс учетом знакового разряда. Сумматоры связаны между собой последовательными цепями переноса из младших разрядов в старшие. Причем младший разряд связан со знаковым SM_n+1 Цепью переноса только при использовании обратных кодов. Работает сумматор следующим образом. Все переменные слагаемые А и Вподаются на соответствующие входы одновременно. В каждом разряде формируются сигналы собственной суммы и переноса. Последние через время задержки t_n поступают на входы соседних одноразрядных сумматоров и при определенных условиях вызывают транзитные переносы. Происходит окончательная корректировка результата сложения.

Максимальная продолжительность суммирования получается в случае, когда перенос передается по всем разрядам. В течение этого времени числя А иВнеобходимо поддерживать на входах неизменными и не производить чтение суммы. Таким образом,

гарантируемое время задержки установления сумматора

при представлении чисел Аи В в дополнительном коде и при представлении в обратном коде, где n – разрядность слагаемого, t_n, t_S - время задержки формирования сигнала переноса и сигналасуммы в одном разряде.

Итак, основным недостатком сумматоров с последовательным переносом является низкое быстродействие (особенно три больших п). Чтобы повысить быстродействие, необходимо ускорить процесс формирования и распространения переноса.

Наибольшим быстродействием обладают сумматоры с параллельным (одновременным) переносом. В них сигнал переноса для каждого разряда вырабатывается с учетом анализа всех слагаемых предыдущих младших разрядов. Покажем это на примере трехразрядного сумматора, построенного на основе полусумматоров (рис. 2.7).

Используя выражение (2.7), запишем переносы для каждого разряда.

и выражения через собственные преносы П_i и собственные суммы С_i можно записать(2.8)

Видно, что для формирования сигналов P_i необходимы специальные узлы переноса (CRU), которые можно реализовать с помощью ЛЭ И-ИЛИ (рис. 2.10). Время задержки формирования переносов определяется только временем задержки переключения этих элементов и не зависит от количества разрядов.

Таким образом, схема сумматора с параллельным переносом имеет, представленный на рис.2.11. Время задержки установления его

и - время задержки формирования выходных сигналов полусумматора

и узла переноса.

Параллельный перенос позволяет существенно повысить быстродействие сумматора, но приводит к увеличению объема оборудования за счет введения УП, которые усложняются с ростом разрядности. Поэтому на практике для получения высокого быстродействия при умеренном объеме оборудования применяют комбинированный перенос.

Другим распространенным способом организации ускоренного переноса в многоразрядных сумматорах является способ, при котором в группах создается последовательный перенос, а между группами - одновременный. При этом по сравнению с предыдущим способом получается выигрыш в быстродействии, если число групп больше числа разрядов в группах. Практическим примером компоновки одной группы разрядов, у которой сигнал переноса последнего разряда вырабатывается с помощью специального узла, может служить микросхема 564ИМ1, структура которой показана на рис. 2.12. В таких устройствах одноразрядные сумматоры обычно реализуются по схеме рис. 2.8, а узел переноса наряду с элементами И-ИЛИ содержит элементы неравнозначности для получения собственных сумм С_i(см. выражение 2.8).