![]() КАТЕГОРИИ:
АстрономияБиологияГеографияДругие языкиДругоеИнформатикаИсторияКультураЛитератураЛогикаМатематикаМедицинаМеханикаОбразованиеОхрана трудаПедагогикаПолитикаПравоПсихологияРиторикаСоциологияСпортСтроительствоТехнологияФизикаФилософияФинансыХимияЧерчениеЭкологияЭкономикаЭлектроника
|
Цифровые компараторы
А{ап-1, ап-2, … а0}и B{bn-1, bn-2,.. b0}. В зависимости от схемного исполнения компаратора результатом сравнения могут быть признаки: А=В, А>Ви А<В. Интегральные компараторы являются, как правило, функционально полными, т. е. выполняют все три операции и имеют три выхода. На каждом из них получается результат одной определенной операции в виде некоторого логического уровня. Пример условного графического изображения четырехразрядного цифрового компаратора приведен на рис. 2.13. Здесь выходные сигналы F, Lи N отображаются в виде уровня логической единицы соответственно при А=В, А>Ви А<В. Операции сравнения являются поразрядными. Условия работы многоразрядного функционального полного компаратора приведены в табл. 2.2. Таблица 2.2.
Из нее следует, что Операция равнозначности Fявляется отрицанием операции неравнозначности, т. е.
У компараторов неравнозначности разрядные узлы зависимы друг от друга. При разрядном сравнении старшие разряды пользуются приоритетом над младшими. Например, в трехразрядном компараторе неравенство А>В обеспечивается в следующих случаях: когда a1>b2 или а2=b2 и а1>b1, или а2=b2 и а1=b1 и а0>b0, что в СДНФ выглядит так:
Очевидно, для реализации одновременно двух неравенств (А>В и А<В) компаратор (рис 2.16) необходимо дополнить тремя инверторами для переменных аi тремя конъюнкторами и дизъюнктором, аналогичными D7...DI0.
Для увлечения разрядности компараторы можно соединять последовательно и пирамидально. При последовательном наращивании (рис. 2.18) выходы А>В, А = В, А<В микросхемы, анализирующие младшие разряды чисел А и В, следует подсоединять к одноименным входам расширения ЕХ микросхемы, анализирующей последующие разряды. На расширяющий вход ЕХ(А=В) первой ИС необходимо подавать логическую единицу. Этим способом при m микросхемах можно сравнивать 4m - разрядные числа.
Компаратор собран на шести ИС К555СП1. Пять из них образуют первую ступень и сравнивают числа А и В разрядностью до 24 включительно. На их выходах А>В и A<B формируется пять пар переменных, которые можно представить как два пятиразрядных числа х и у, подлежащих сравнению во второй ступени. Заметим, что в первой ступени ИС младших разрядов используется как четырехразрядный компаратор, а четыре другие–как пятиразрядные (входы ЕХ(А>В) и ЕХ(А<В) служат пятой парой разрядных входов). Для обеспечения такого режима на их, входы ЕХ(А=В) подано напряжение логического нуля. При пирамидальном способе наращивания разрядности переходные процессы устанавливаются быстрее, чем при последовательном, но требуется больший объем оборудования.
|