Студопедия

КАТЕГОРИИ:

АстрономияБиологияГеографияДругие языкиДругоеИнформатикаИсторияКультураЛитератураЛогикаМатематикаМедицинаМеханикаОбразованиеОхрана трудаПедагогикаПолитикаПравоПсихологияРиторикаСоциологияСпортСтроительствоТехнологияФизикаФилософияФинансыХимияЧерчениеЭкологияЭкономикаЭлектроника


Перевод целого двоичного числа в код Д1




Как было отмечено в предыдущем разделе, результат перевода в этом случае будет представлять каждую десятичную цифру в виде четырехразрядного двоичного кода. Поскольку код Д1 имеет естественные веса разрядов, то получаемые при переводе тетрады будут кодами соответствующих десятичных цифр в коде Д1. Если требуется выполнить перевод двоичного целого числа в код Д2 или Д4, необходимо уточнить механизм коррекций в тетрадах в соответствии с допустимыми в рассматриваемом коде тетрадами. В качестве примера выполним обратных перевод полученного в предыдущем разделе двоичного числа в код Д1. Так же, как и в предыдущем случае, требуется оценить число необходимых десятичных разрядов. Число значимых двоичных разрядов равно 8, следовательно, требуемое число десятичных разрядов равно n=]log28[ =3.

Схема операционного автомата должна содержать следующие структурные элементы:

  • РгА[0-11] для записи тетрад кода Д1,
  • РгВ[0-7] для записи исходного двоичного числа,
  • КС1 – три комбинационные схемы для выполнения коррекций в тетрадах,
  • СТ служит для контроля числа подсуммированных разрядов двоичного числа.

КС1 выполняет коррекцию тетрад следующим образом: для кода Д1 коррекция «+3» выполняется в тетраде, если ее значение превышает 4. Это позволяет избежать при сдвигах РгА влево появления недопустимых тетрад.

В каждом такте производится подсуммирование старшего бита двоичного числа к коду десятичного числа. Цикл управляется значением счетчика СТ. Выход из цикла при СТ=0.

Пример перевода целого двоичного числа в код Д1 в таблице 3.

Таблица 16 Перевод целого двоичного числа в код Д1

РгА РгВ СТ Комментарии
0000 0000 0000 РгА:=0, РгВ:= [B],
0000 0000 0001 0001001- РгА[11]:= РгВ[0], РгВ:=L(1)РгВ,
  0000 0000 001-     СТ=0? НЕТ РгА[0-3]>4?НЕТ РгА[4-7]>4? НЕТ РгА[7-11]>4?НЕТ Коррекции в тетрадах не требуются. РгА:=L(1)РгА,
0000 0000 0010 001001-- РгА[11]:= РгВ[0], РгВ:=L(1)РгВ,
0000 0000 010-     СТ=0? НЕТ РгА[0-3]>4?НЕТ РгА[4-7]>4? НЕТ РгА[7-11]>4?НЕТ Коррекции в тетрадах не требуются. РгА:=L(1)РгА,
0000 0000 0100 01001--- РгА[11]:= РгВ[0], РгВ:=L(1)РгВ,
       
0000 0000 100-     СТ=0? НЕТ РгА[0-3]>4?НЕТ РгА[4-7]>4? НЕТ РгА[7-11]>4?НЕТ Коррекции в тетрадах не требуются. РгА:=L(1)РгА,
0000 0000 1000 1001---- РгА[11]:= РгВ[0], РгВ:=L(1)РгВ,
0000 0000 1011     СТ=0? НЕТ РгА[0-3]>4?НЕТ РгА[4-7]>4? НЕТ РгА[7-11]>4?ДА Требуется коррекция в третьей тетраде. Выполняем коррекцию +3.
0000 0001 011-     РгА:=L(1)РгА,
0000 0001 0111 001----- РгА[11]:= РгВ[0], РгВ:=L(1)РгВ,
0000 0001 1010     СТ=0? НЕТ РгА[0-3]>4?НЕТ РгА[4-7]>4? НЕТ РгА[7-11]>4?ДА Требуется коррекция в третьей тетраде. Выполняем коррекцию +3.
0000 0011 010-     РгА:=L(1)РгА,
0000 0011 0100 01------ РгА[11]:= РгВ[0], РгВ:=L(1)РгВ,
0000 0110 100-     РгВСТ=0? НЕТ РгА[0-3]>4?НЕТ РгА[4-7]>4? НЕТ РгА[7-11]>4?НЕТ Коррекции в тетрадах не требуются. РгА:=L(1)РгА,
0000 0110 1000 1------- РгА[11]:= РгВ[0], РгВ:=L(1)РгВ,
0000 1001 1011     СТ=0? НЕТ РгА[0-3]>4?НЕТ РгА[4-7]>4? НЕТ РгА[7-11]>4?НЕТ Коррекции во второй и третьей тетрадах +3
0001 0011 011-     РгА:=L(1)РгА,
0001 0011 0111 -------- РгА[11]:= РгВ[0], РгВ:=L(1)РгВ,
      СТ=0? ДА Выход из цикла. Коррекция тетрад не выполняется. Ответ: данное двоичное число равно 13710.

 

Таким образом, алгоритм перевода целого двоичного числа в код Д1 работает до тех пор, пока не будут подсуммированы все разряды двоичного числа, начиная со старшего к десятичному числу. Так как подсуммирование всегда производится после сдвига, то подсуммирование означает просто замещение нуля, стоящего в младшем разряде РгА, на значение старшего разряда РгВ. Признак СТ=0 означает выход из цикла. При этом сдвиг РгА не производится и коррекция в тетрадах не выполняется.

Билет

1. Задача кодирования состояний является одной из основных задач канонического метода структурного синтеза автоматов. Переход автомата из состояния am в состояние as сопровождается переключением некоторых (возможно, всех) элементов памяти. Если при переходе автомата из какого-либо состояния в смежное должно произойти переключение более чем одного элемента памяти, то возникает ситуация, называемая состязаниями элементов памяти. При этом из-за технологической не идентичности триггеров время переключения их оказывается различным. Под воздействием внешнего сигнала первым переключится триггер, время задержки которого окажется минимальным. Затем произойдет переключение следующего триггера и т.д. Кроме того, различны времена распространения сигналов возбуждения по цепям различной длины. Тот элемент, который выигрывает состязания, т.е. изменит свое состояние раньше других элементов, может через цепь обратной связи изменить сигналы на входах некоторых запоминающих элементов до того, как другие участвующие в состязаниях элементы памяти изменят свое состояние.

В цифровых автоматах помимо логических элементов имеются элементы памяти. Элементы памяти используются для того, чтобы фиксировать предыдущее состояние автомата. В качестве элементов памяти могут использоваться триггеры. Каждое внутреннее состояние цифрового автомата определяется исходным состоянием триггеров и последовательностью входных сигналов, действующих на входе в данный момент времени. По­этому такие устройства называются последовательностными схемами. К последовательностным схемам можно отнести: триггеры, счетчики, реги­стры. В общем случае структурная схема цифрового автомата может быть представлена в виде набора трех узлов: комбинационной схемы формиро­вания выходных сигналов, комбинационной схемы формирования сигналов управления триггерами и собственно памяти.

RS триггер можно построить и на логических элементах "ИЛИ". Схема RS триггера, построенного на логических элементах "ИЛИ" приведена на рисунке 3. Единственное отличие в работе этой схемы по сравнению с предыдущей схемой RS триггера будет заключаться в том, что сброс и установка триггера будет производиться единичными логическими уровнями. Эти особенности связаны с принципами работы инверсной логики, которые рассматривались ранее.


Рисунок 3. Схема простейшего RS триггера на схемах "ИЛИ". Входы R и S прямые (активный уровень '1')

Так как RS триггер при построении его на логических элементах "И" и "ИЛИ" работает одинаково, то его условно-графическое изображение на принципиальных схемах тоже одинаково. Условно-графическое изображение RS триггера на принципиальных схемах приведено на рисунке 4.


Рисунок 4. Условно-графическое обозначение RS триггера


Поделиться:

Дата добавления: 2015-01-19; просмотров: 76; Мы поможем в написании вашей работы!; Нарушение авторских прав





lektsii.com - Лекции.Ком - 2014-2024 год. (0.006 сек.) Все материалы представленные на сайте исключительно с целью ознакомления читателями и не преследуют коммерческих целей или нарушение авторских прав
Главная страница Случайная страница Контакты