Студопедия

КАТЕГОРИИ:

АстрономияБиологияГеографияДругие языкиДругоеИнформатикаИсторияКультураЛитератураЛогикаМатематикаМедицинаМеханикаОбразованиеОхрана трудаПедагогикаПолитикаПравоПсихологияРиторикаСоциологияСпортСтроительствоТехнологияФизикаФилософияФинансыХимияЧерчениеЭкологияЭкономикаЭлектроника


Типы оперативных запоминающих устройств. Статические и динамические ОЗУ.




В зависимости от способа хранения информации оперативные запоминающие устройства (ОЗУ) подразделяются на статические и динамические. В статических ОЗУ (SRAM) запоминающими элементами являются триггеры, сохраняющие своё состояние, пока схема находится под питанием и нет новой записи данных. В динамических ОЗУ (DRAM) данные хранятся в виде зарядов конденсаторов, образуемых элементами МОП-структур. Саморазряд конденсаторов ведёт к разрушению данных, поэтому они должны периодически (каждые несколько миллисекунд) регенерироваться. В то же время плотность упаковки динамических элементов памяти в несколько раз превышает плотность упаковки в SRAM.

Статическое ОЗУ

Все элементы памяти (ЭП) заключены в матрице накопителя. Число элементов равно 2n, где n - целое число. Каждый конкретный ЭП хранит один бит информации и имеет свой адрес, задаваемый n-разрядным двоичным кодом. Для удобства адрес разбивают на две части (обычно одинаковые) - адрес строки и адрес столбца. В итоге получается прямоугольная матрица, содержащая 2k строк и 2m столбцов. Всего элементов памяти будет 2k+m. Поскольку число строк и число столбцов значительно больше, чем разрядность двоичного числа, между адресными входами и матрицей элементов памяти ставят дешифраторы, на рисунке обозначенные как дешифратор строк и дешифратор столбцов.

Рассмотрим один из вариантов исполнения элемента памяти статического ОЗУ. Собственно элементом памяти является D-триггер, находящийся на пересечении i-й строки и j-го столбца. Для уменьшения количества выводов микросхем ОЗУ совмещают входы и выходы в них. Поэтому на схеме введен еще и электронный ключ SW. При уровнях лог. 1 на линиях i и j и при подаче сигнала разрешения записи WR=1 (write - записывать), в триггер записывается информация, которая поступает на вход D. При этом шина Вх./Вых. оказывается подключенной к D входу триггера через электронный ключ SW и выполняет функции входа, при снятии сигнала WR ключ подключает к шине Вх./Вых. выход триггера, и эта шина выполняет функции выхода.

Если ОЗУ одноразрядное, то шина Вх./Вых. будет общей для всех элементов памяти. Но чаще ОЗУ многоразрядные и в этом случае на каждой паре линий строка-столбец располагается по n триггеров и n ключей, где n-число разрядов, а элемент "И" при этом остается один. Естественно, что каждый из ключей подключается к своей шине Вх./Вых.

Помимо режимов записи и считывания, которые определяются потенциалом на входе WR, существует режим хранения данных, в котором запись и считывание запрещены. Обычно для перевода в режим хранения на вход CS подается уровень лог. 1, для перевода в рабочий режим - лог. 0.

Динамическое ОЗУ

В динамическом ОЗУ функции элемента памяти выполняет конденсатор. Информация представляется электрическим зарядом, к примеру, если есть заряд на конденсаторе, значит в элемент памяти записана лог. 1, нет заряда ‒ лог. 0. Ну а поскольку время сохранения на кондере заряда ограничено (вследствие утечки), необходимо периодически восстанавливать записанную информацию. Этот процесс называется регенерацией. Помимо этого, для динамического ОЗУ требуется синхронизация, обеспечивающая последовательность включений функциональных узлов.

Выбор элемента памяти производится сигналом лог. 1 на шине строки. Транзистор VT2 открывается и соединяет конденсатор С1 с шиной столбца. РШ - разрядная шина. Предварительно через транзистор VT1, который открывается сигналом "Такт (С)", заряжается емкость Сш до напряжения U0. Емкость Сш должна значительно превышать емкость С1.

Элемент памяти динамического ОЗУ проще, чем статического, поэтому объем памяти в динамических ОЗУ выше, чем в статических. Соответственно, при большой разрядности адреса его делят на две части. Первая называется RAS, (row access signal - сигнал выборки строки), вторая – CAS, (column access signal - сигнал выборки столбца). Сигналы RAS и CAS сдвинуты друг относительно друга во времени, сигнал разрешения записи WR должен появляться при введении обеих частей адреса. Одновременно с WR вводится информационный сигнал. В режиме считывания информационный сигнал появляется на выходе с некоторой задержкой, относительно сигнала CAS.

 



Поделиться:

Дата добавления: 2015-04-18; просмотров: 312; Мы поможем в написании вашей работы!; Нарушение авторских прав





lektsii.com - Лекции.Ком - 2014-2024 год. (0.005 сек.) Все материалы представленные на сайте исключительно с целью ознакомления читателями и не преследуют коммерческих целей или нарушение авторских прав
Главная страница Случайная страница Контакты