Архитектура ЭВМ. Программная модель процессора. Режимы адресации памяти.

Для соединения нескольких функц-ых устр-в компа проще использовать общую шину, к кот подсоединяются все устр-ва. Шина – набор проводников – соединяет компоненты. Архитектура с общей шиной наиболее распространена. Т.к. за 1 раз по шине может пересылаться только 1 слово данных, в каждый конкретный момент шину исп-ют только 2 устр-ва. «+» низкая стоимость и гибкость в отношении подключения устр-в. Проблема: устр-ва отличаются по скорости функц-ния. Реш-е: исп-ние буферных регистров(хранят получаемую инфу) устр-в, что предотвращает блокирование процессора медлен устр-вами

Основные аспекты функционирования ЭВМ.Исполнение команды разделяется на 4 основных этапа: выбор команды из памяти; декодирование (анализ кода операции, извлечение из памяти и подача на вход АЛУ), выполнение (АЛУ считает), запись результатов (в регистр или память).

Организация ввода-вывода между устройствами. 3 типа ввода-вывода: 1.программно-управляемый. Процессор постоянно опрашивает устройства на данные для пересылки. У устройств есть регистры данных и флаг состояния. Если флаг установлен, то устройству необходимо пересылать данные. Не эффективен много времени на опрос. 2.Ввод-вывод по прерыванию. Анологичен 1, только о необходимости пересылки данных устройство сигнализирует по линии прерываний. В этих 2 методах задействован ЦП, за каждую машинную операцию он может передать 1 маш. слово. 3.DMA (ПДП) – прямой доступ к памяти. Используется при пересылке больших объемов данных. У устройства должен быть контроллер DMA. Процессор передает контроллеру DMA начальные адрес передаваемого блока, длину блока. Может использоваться флаг, который сигнализирует о завершении операции по линии прерываний.

Если все устройства подключены к одной шине, она ф-ет на скорости самого медленного из устройств. Поэтому системная шина use для в/д ОП и ЦП, а все другие устройства подключ. через мост, соединяющие с. шину с шиной расширения. Устройства ЭВМ работают на разных частотах. Для взаимодействия частоту необходимо согласовывать. Решается эта проблема при помощи использования мостов и шин расширения (см. рис.) Примеры шин расширения: PCI, AGP, ISA, USB, IDE.

Программная модель процессора.Регистры общего назначения (AX, BX, CX, DX,BP,SP, SI, DI) – используются для хранения данных и адресов.

Сегментные регистры(CS, DS, SS,ES, FS,GS) – для хранения адресов сегментов памяти.

Регистры состояния и управления – содержат информацию о состоянии процессора, исполняемой команды и позволяют изменить это состояние (регистр флагов, регистр указателя команды).

Регистр – ячейка памяти внутри процессора.

Обобщенный формат команды.С-ма команд процессора (набор инстр-ций)-полный набор команд, кот может вып-ть данный проц-р. КОП+ АК (код операции (что делать)+ адресный код (с чем)- в нем наход. @ операндов, результаты операции). Сколько частей в АК различают без-, 1- и 2-адресные команды.

Режимы адресации.Прямая – АК=исполнительному адресу (АИ- № ячейки ОП); относительная AИ=PC(счетчик команд)+АК; базовая – АИ=АБ+АК (АБ – базовый адрес(значение второго регистра)); косвенная – адресация адреса АК указывает на АИ, а он на операнд в ОП. Ак не равно АИ.

PCI – взаимосвязь периферийных компонентов – для подключения внутренних доп. устройств.

AGP – ускоренный графический порт (сист. шина для видеокарты).

USB – универсальная последовательная шина.

IDE – интерфейс для подключения дисковых устройств внешней памяти.

Защищенный режим работы процессоров Intel: концепция, основные понятия, техника формирования физического адреса.

Защищенный режим позволяет использовать все возможности, заложеные в процессоре. Все современные ОС работают в этом режиме. Для обеспечения совместной работы нескольких программ, необходимо защитить их от взаимного влияния. Защищать требуется и аппаратуру, а обращения к ней идет через операции ввода-вывода и прерывания. В ЗР процессор аппаратно реализует многие функции защиты, которые необходимы для построения многозадачной системы. Защита памяти основывается на сегментации.Сегмент – непрерывный блок памяти, к его элементам возможно обращение с помощью различных инструкций процессора. Максимальный размер сегмента – 4Gb (в ранних процессорах 64Kb). В ЗР сегменты распределяются ОС, но любая прикладная программа может использовать только разрешенные для нее сегменты. Основные атрибуты, которые получил каждый сегмент в ЗР: распределение с. в памяти, размер с., Ур-нь привилегий, который определяет права данного сегмента относительно других сегментов. Программа не может обратиться к любому физ. адресу, для этого она д. иметь опред. полномочия. Ключевым объектом в ЗР явл. дескриптор сегмента – 8-байтная структура, содержащая следующие атрибуты: расположение сегмента в памяти; размер сегмента; уровень привелегий; тип доступа; некоторые другие атрибуты. Любая обл. памяти д.б. описана таким дескр. Все дескрипторы собираются в дескрипторные таблицы. В какую именно – определяется назначением сегмента (локальная, глобальная, прерывания). Адрес, по которому размещены эти таблицы, хранится в системном регистре (GDTR, LDTR, IDTR). В защ. режиме сегм. регистр содержит селектор (индекс) в таблице дескр.

Для обращения к требуемому сегменту в сегм. регистр заносится не сегм. адрес, а селектор. В состав селектора входит номер соответствующего сегменту дескриптора. Проц. по этому номеру находит нужный дескриптор, извлекает из него базовый адрес сегмента и прибавляет к ему смещение (относит. адрес). Внутри сегм. программа обращается к адресу относительно начала сегмента линейно, т.е. начиная с 0 и заканчивая адресом, равным размеру сегмента. Этот относит. адрес явл-ся эффективным.

Уровень привилегий (кольца защиты) – позволяет разграничивать доступ к сегментам памяти. Всего 4. Высший уровень – 0 (ОС), 1 – некоторые системные сервисы, 2 – расширение ОС, 3 – прикладные задачи. Межсегментная передача управления осуществляется только к тем сегментам, у которых уровень привилегий ниже.

Селектор – индекс в таблице дескрипторов сегментов (используется регистр CS-послед 2 бита, 0..15 -разрядность).

Формирование линейного адреса в защищенном режиме (см. рис)

Архитектура ЭВМ с общей шиной. Принцип действия синхронных и асинхронных шин. Примеры и характеристика шин ввода-вывода.??????

Информационные сети/сети ЭВМ и телекоммуникаций