Двоичные счетчики

а б

в

Рис. 5.15. Схема трехразрядного асинхронного суммирующего двоичного счетчика: а, б – условное обозначение; в – временные диаграммы

При рассмотрении диаграммы необходимо обратить внимание на то, что счетный вход каждого последующего триггера подключен к инвертирующему выходу предыдущего. Это означает, что положительный перепад на входе триггера, по которому он срабатывает, происходит при отрицательном перепаде по основному выходу предыдущего триггера. В диаграммах учтены задержки t₃ (для простоты принятые одинаковыми), вызванные конечным временем переходного процесса триггера. По диаграммам легко убедиться, что значение двоичного кода на основных выходах триггеров соответствует числу пришедших импульсов (см. на диаграммном состоянии после 5-го и 7-го импульсов). С приходом 7-го импульса информационная емкость счетчика исчерпывается и 8-й импульс приводит к последовательному сбросу в нулевое состояние всех триггеров, который заканчивается через время , равное сумме времен задержки каждого триггера. Это обстоятельство ограничивает частоту импульсов, т. е. скорость счета, т. к. необходимо выполнить условие

.

Такой счетчик называется асинхронным. С приходом каждого импульса число, отображаемое двоичным кодом, увеличивается на единицу, поэтому такой счетчик называется суммирующим.

Хорошо видно, что период следования импульсов с прямого выхода каждого последующего триггера в 2 раза больше, чем у предыдущего. Если снимать информацию, например, с выхода второго триггера, то частота следования импульса здесь будет в 4 раза ниже, чем у входных импульсов, т. е. счетчик может выполнять роль делителя частоты входных импульсов.

Ограничение скорости счета, вызванного у асинхронного счетчика последовательным переключением триггеров, можно устранить, если осуществлять одновременное переключение триггеров, которое реализуется в счетчиках с параллельным переносом (рис. 5.16).

Рис. 5.16. Счетчик с параллельным переносом

В этой схеме входы J и K объединены, и когда J=K=1, JK-триггер работает, как Т-триггер, а когда J=K=0, – находится в режиме хранения. С помощью элемента И осуществляется перенос информации в старший разряд. Быстродействие повышается за счет того, чтос приходом входного импульса одновременно срабатывают все триггеры.

Если вход последующего триггера (см. рис. 5.15) соединить с прямым выходом предыдущего, то такой счетчик становится вычитающим: число, записанное в виде исходного кода, будет с приходом каждого входного импульса уменьшаться на 1. Возможна реализация реверсивного счетчика, работающего по внешней команде, или в режиме суммирования, или в режиме вычитания.